PCB Layout and SI設(shè)計(jì)問答集錦 1.如何實(shí)現(xiàn)高速時(shí)鐘信號的差分布線？ 在高速設(shè)計(jì)中，如何解決信號的完整性問題？差分布線方式是如何實(shí)現(xiàn)的？對于只

ADI實(shí)驗(yàn)電路集錦

本帖最后由 eehome 于 2013-1-5 10:02 編輯 ARM入門文章集錦

`ARM匯編指令集錦是成為高級工程師的必備手冊本書是 電子書格式 可以自由的切換你想看的部分匯編指令可以幫助你快速操作ARM，提高效率。ARM匯編指令集錦 [hide][/hide]`

ICC_AVR錯(cuò)誤集錦

`LED創(chuàng)意設(shè)計(jì)集錦`

本帖最后由 gk320830 于 2015-3-8 23:42 編輯 LED驅(qū)動(dòng)顯示電路集錦

PCB設(shè)計(jì)問答集分為7大不分來將關(guān)于pcb設(shè)計(jì)中遇到的問題，根據(jù)pcb設(shè)計(jì)遇到問題分類劃分，將pcb設(shè)計(jì)中遇到的問題列出，給pcb學(xué)習(xí)者提供學(xué)習(xí)方面。pcn設(shè)計(jì)問題集第一部分從pcb如何選材到運(yùn)用等

PCB設(shè)計(jì)問答集大全PCB設(shè)計(jì)問答集分為7大不分來將關(guān)于pcb設(shè)計(jì)中遇到的問題，根據(jù)pcb設(shè)計(jì)遇到問題分類劃分，將pcb設(shè)計(jì)中遇到的問題列出，給pcb學(xué)習(xí)者提供學(xué)習(xí)方面。pcn設(shè)計(jì)問題集第一部分從

PROTEL應(yīng)用常見問題及問答集

本帖最后由 eehome 于 2013-1-5 10:11 編輯 Proteus常見問題精華集錦

Small RTOS51)源代碼及應(yīng)用問答集       &

WLAN天線設(shè)計(jì)、參考方案集錦

隨著我國改革開放，人們生活水平的不斷提高，汽車越來越成為人們生活中不可缺少的一部分。從世界上第輛T型福特牌轎車被盜開始，偷車已成為現(xiàn)今城市里最常見的犯罪行為之一。汽車數(shù)量增多，車輛被盜的數(shù)量也逐年上升，這給社會帶來極大的不安定因素，擔(dān)心車輛被盜，成為困擾每一位汽車用戶的難題。 　　本文將系統(tǒng)介紹有關(guān)汽車防盜器的原理、選配、安裝及使用等方面的基本知識，希望能給放大汽車用戶以幫助。歡迎廣大讀者和業(yè)內(nèi)士來稿或咨詢，協(xié)助我們將此欄目辦好。 　　問：什么是汽車防盜器？ 　　答：簡單說，汽車防盜器就是一種安裝在車上，用來增加盜車難度，處長盜車時(shí)間的裝置。 　　問：汽車防盜器有哪幾種類型？ 　　答：隨著科學(xué)技術(shù)的進(jìn)步，為對付不斷升級的盜車手段，人們一代一代研制各種方式、不同結(jié)構(gòu)的防盜器，目前防盜器按其結(jié)構(gòu)可分三大類；機(jī)械式、電子式和網(wǎng)絡(luò)式。鉤鎖、轉(zhuǎn)達(dá)向盤鎖和變速擋鎖等基本屬于機(jī)械式防盜器，它主要是告鎖定離合、制動(dòng)、油門或轉(zhuǎn)向盤、變速擋來達(dá)到防盜的目的，但只防盜不報(bào)警。插片式、按鍵式和遙控式等都屬于電子式防盜器，（摘自：華夏汽車影音防盜社區(qū)http://bbs.carbav.com)它主要是靠鎖定點(diǎn)火或起動(dòng)來達(dá)到防盜的目的，同時(shí)具有防盜和聲音報(bào)警功能。GPS衛(wèi)星定位汽車防盜系統(tǒng)(或其他網(wǎng)絡(luò)系統(tǒng))，將報(bào)警信息和報(bào)警車輛所在位置無聲地傳送到報(bào)警中心。 　　問：遙控式汽車防盜器有哪些特點(diǎn)？　　答：遙控式汽車防盜器是隨著電子技術(shù)的進(jìn)步而發(fā)展起來的，是市場上推廣普及最為廣泛的一種。它的特點(diǎn)是遙控控制防盜器的全部功能，可靠方便，可帶有振動(dòng)偵測、門控保護(hù)及微波或紅外探頭等功能。隨著市對防盜器要求的不斷提高，遙控式汽車防盜器還增加了許多方便使用的附加功能，如遙控中控門鎖、遙控送放冷暖風(fēng)、遙控電動(dòng)門窗及遙控開啟行李艙等功能。

本帖最后由 eehome 于 2013-1-5 10:07 編輯 　　1、 什么是同步邏輯和異步邏輯? 整個(gè)設(shè)計(jì)中只有一個(gè)全局時(shí)鐘稱為同步邏輯。 同步電路是由時(shí)序電路(寄存器和各種觸發(fā)器) 和組合邏輯電路構(gòu)成的電路， 其所有操作都是在嚴(yán)格的時(shí)鐘控制下完成的。 這些時(shí)序電路共 享同一個(gè)時(shí)鐘CLK，而所有的狀態(tài)變化都是在時(shí)鐘的上升沿(或下降沿)完成的。 不同子系統(tǒng)使用多個(gè)時(shí)鐘信號的邏輯設(shè)計(jì)稱為異步邏輯。　　2、 什么是競爭與冒險(xiǎn)現(xiàn)象?怎樣判斷?如何消除? 信號在數(shù)字電路器件內(nèi)部通過連線和邏輯單元時(shí)， 都有一定的延時(shí)。 延時(shí)的大小與連線的長 短和邏輯單元的數(shù)目有關(guān)，同時(shí)還受器件的制造工藝、工作電壓、溫度等條件的影響。信號 的高低電平轉(zhuǎn)換也需要一定的過渡時(shí)間。 由于存在這兩方面因素， 多路信號的電平值發(fā)生變 化時(shí)，在信號變化的瞬間，組合邏輯的輸出有先后順序，并不是同時(shí)變化，往往會出現(xiàn)一些 不正確的尖峰信號，這些尖峰信號稱為"毛刺"。如果一個(gè)組合邏輯電路中有"毛刺"出現(xiàn)，就 說明該電路存在"冒險(xiǎn)"。 解決方法：一是添加布爾式的消去項(xiàng)，二是用 D 觸發(fā)器，格雷碼計(jì)數(shù)器，同步電路等優(yōu)秀的 設(shè)計(jì)方案可以消除?！　?、什么是亞穩(wěn)態(tài)?如何解決亞穩(wěn)態(tài)? 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。 當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn) 態(tài)時(shí)，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平上。 在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸 出電平可以沿信號通道上的各個(gè)觸發(fā)器級聯(lián)式傳播下去。 解決方法： 1) 降低系統(tǒng)時(shí)鐘 2) 用反應(yīng)更快的 FF 3) 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播 4) 改善時(shí)鐘質(zhì)量，用邊沿變化快速的時(shí)鐘信號，關(guān)鍵是器件使用比較好的工藝和時(shí)鐘周期 的裕量要大?！　?、常用邏輯電平有哪些?TTL 與 COMS 電平可以直接互連嗎? TTL，COMS，不能直連 LVDS：LVDS(Low Voltage Differential Signal)即低電壓差分信號，LVDS 接口又稱 RS644 總線接口，是 20 世紀(jì) 90 年代才出現(xiàn)的一種數(shù)據(jù)傳輸和接口術(shù)。 ECL：(EmitterCoupled Logic)即射極耦合邏輯，是帶有射隨輸出結(jié)構(gòu)的典型輸入輸出接口 電路。 CML：CML 電平是所有高速數(shù)據(jù)接口中最簡單的一種。其輸入和輸出是匹配好的，減少了外 圍器件，適合于更高頻段工作。　　5、數(shù)字電路設(shè)計(jì)中，靜態(tài)時(shí)序模擬和動(dòng)態(tài)時(shí)序模擬各有什么優(yōu)缺點(diǎn)? 靜態(tài)時(shí)序分析是采用窮盡分析方法來提取出整個(gè)電路存在的所有時(shí)序路徑， 計(jì)算信號在這些 路徑上的傳播延時(shí)， 檢查信號的建立和保持時(shí)間是否滿足時(shí)序要求， 通過對最大路徑延時(shí)和 最小路徑延時(shí)的分析，找出違背時(shí)序約束的錯(cuò)誤。它不需要輸入向量就能窮盡所有的路徑， 且運(yùn)行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計(jì)進(jìn)行全面的時(shí)序功能檢查，而且還可 利用時(shí)序分析的結(jié)果來優(yōu)化設(shè)計(jì)， 因此靜態(tài)時(shí)序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè) 計(jì)的驗(yàn)證中。 動(dòng)態(tài)時(shí)序模擬就是通常的仿真， 因?yàn)椴豢赡墚a(chǎn)生完備的測試向量， 覆蓋門級網(wǎng)表中的每一條 路徑。因此在動(dòng)態(tài)時(shí)序分析中，無法暴露一些路徑上可能存在的時(shí)序問題;　　6、多時(shí)域設(shè)計(jì)中，如何處理信號跨時(shí)域? 不同的時(shí)鐘域之間信號通信時(shí)需要進(jìn)行同步處理， 這樣可以防止新時(shí)鐘域中第一級觸發(fā)器的 亞穩(wěn)態(tài)信號對下級邏輯造成影響，其中對于單個(gè)控制信號可以用兩級同步器，如電平、邊沿 檢測和脈沖，對多位信號可以用 FIFO，雙口 RAM，握手信號等。 跨時(shí)域的信號要經(jīng)過同步器同步，防止亞穩(wěn)態(tài)傳播。例如：時(shí)鐘域 1 中的一個(gè)信號，要送到 時(shí)鐘域 2，那么在這個(gè)信號送到時(shí)鐘域 2 之前，要先經(jīng)過時(shí)鐘域 2 的同步器同步后，才能進(jìn) 入時(shí)鐘域 2。這個(gè)同步器就是兩級 D 觸發(fā)器，其時(shí)鐘為時(shí)鐘域 2 的時(shí)鐘。這樣做是怕時(shí)鐘域 1 中的這個(gè)信號，可能不滿足時(shí)鐘域 2 中觸發(fā)器的建立保持時(shí)間，而產(chǎn)生亞穩(wěn)態(tài)，因?yàn)樗鼈?之間沒有必然關(guān)系，是異步的。這樣做只能防止亞穩(wěn)態(tài)傳播，但不能保證采進(jìn)來的數(shù)據(jù)的正 確性。所以通常只同步很少位數(shù)的信號。比如控制信號，或地址。當(dāng)同步的是地址時(shí)，一般 該地址應(yīng)采用格雷碼，因?yàn)楦窭状a每次只變一位，相當(dāng)于每次只有一個(gè)同步器在起作用，這 樣可以降低出錯(cuò)概率， 象異步 FIFO 的設(shè)計(jì)中， 比較讀寫地址的大小時(shí)， 就是用這種方法。 如 果兩個(gè)時(shí)鐘域之間傳送大量的數(shù)據(jù)，可以用異步 FIFO 來解決問題?！　?、IC 設(shè)計(jì)中同步復(fù)位與異步復(fù)位有什么區(qū)別? 同步復(fù)位在時(shí)鐘沿采復(fù)位信號， 完成復(fù)位動(dòng)作。 異步復(fù)位不管時(shí)鐘， 只要復(fù)位信號滿足條件， 就完成復(fù)位動(dòng)作。 異步復(fù)位對復(fù)位信號要求比較高， 不能有毛刺， 如果其與時(shí)鐘關(guān)系不確定， 也可能出現(xiàn)亞穩(wěn)態(tài)。　　8、latch 與 register 有什么區(qū)別? latch 是電平觸發(fā)，register 是邊沿觸發(fā)，register 在同一時(shí)鐘邊沿觸發(fā)下動(dòng)作，符合同 步電路的設(shè)計(jì)思想，而 latch 則屬于異步電路設(shè)計(jì)，往往會導(dǎo)致時(shí)序分析困難，不適當(dāng)?shù)膽?yīng) 用 latch 則會大量浪費(fèi)芯片資源?！　?、BLOCKING 和 NONBLOCKING 賦值有什么區(qū)別? 非阻塞賦值：塊內(nèi)的賦值語句同時(shí)賦值，一般用在時(shí)序電路描述中 阻塞賦值：完成該賦值語句后才能做下一句的操作，一般用在組合邏輯描述中　　10、Moore 與 Mealy 狀態(tài)機(jī)各有什么特征? Moore 狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān),且只在時(shí)鐘邊沿到來時(shí)才會有狀態(tài)變化;Mealy 狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān),而且與當(dāng)前輸入值有關(guān),這一特點(diǎn)使其控制和輸出更 加靈活,但同時(shí)也增加了設(shè)計(jì)復(fù)雜程度?！　?1、 什么是“線與”邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求? 將幾個(gè) OC 門結(jié)構(gòu)與非門輸出并聯(lián)，當(dāng)每個(gè) OC 門輸出為高電平時(shí)，總輸出才為高，這種連接 方式稱為線與?！　?2、 如何用 D 觸發(fā)器實(shí)現(xiàn) 2 倍分頻的邏輯電路? 把 D 觸發(fā)器的輸出端加非門接到 D 端即可實(shí)現(xiàn) 2 倍分頻的邏輯電路?！　?3、一個(gè)四級的 Mux，其中第二級信號為關(guān)鍵信號如何改善 timing? 關(guān)鍵：將第二級信號放到最后輸出一級輸出，同時(shí)注意修改片選信號，保證其優(yōu)先級未被修 改?！　?4、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中 P 管的寬長比要比 N 管的寬長比大? 和載流子有關(guān)，P 管是空穴導(dǎo)電，N 管電子導(dǎo)電，電子的遷移率大于空穴，同樣的電場下，N 管的電流大于 P 管，因此要增大 P 管的寬長比，使之對稱，這樣才能使得兩者上升時(shí)間下降 時(shí)間相等、高低電平的噪聲容限一樣、充電放電的時(shí)間相等。　　15、 什么是 Setup 和 Holdup 時(shí)間? 建立時(shí)間(setup time)是指在觸發(fā)器的時(shí)鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間， 如果建立時(shí)間不夠，數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器;保持時(shí)間(hold time) 是指在觸發(fā)器的時(shí)鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果保持時(shí)間不夠，數(shù)據(jù) 同樣不能被打入觸發(fā)器。　　16、如果已知 reg 的 setup,hold 時(shí)間，組合邏輯的 delay 需要在什么范圍內(nèi)? Delay T+T2max，T3hold>T1min+T2min

stm32視頻教程集錦，多角度解析stm32技術(shù)，能夠幫助大家全面掌握stm32知識。stm32視頻教程集錦[hide][/hide]

{:3:}新人報(bào)個(gè)到，希望支持！如題：一本不錯(cuò)的VHDL集錦

/ 發(fā)電機(jī)的啟停引起的電壓尖峰。雖然 CAN 總線適用于惡劣的電氣環(huán)境，但如果沒有適當(dāng)?shù)谋Ｗo(hù)，它們很容易出現(xiàn)各種故障模式。3.鴻蒙系統(tǒng)（HarmonyOS）精華問答集錦簡介：對于鴻蒙系統(tǒng)，各位小伙伴是不是

`STM32硬件問答高手問答第5期 小編導(dǎo)讀：本期高手問答（7月28~8月4日）我們請來了@1402609807為大家解答關(guān)于STM32硬件方面的問題。杜工簡介： 杜工是一個(gè)不怎么愛說話工程師

Protel99SE電子教程PCB工藝文件的規(guī)范性說明高速PCB設(shè)計(jì)入門概念問答集錦PowerPCB培訓(xùn)教程下載PADS layout入門教程Protel 99 SE輸出GERBER格式文件教程Altium

創(chuàng)意手機(jī)設(shè)計(jì)集錦

電子工程師_硬件單片機(jī)設(shè)計(jì)經(jīng)驗(yàn)技巧精華集錦

本帖最后由 gk320830 于 2015-3-7 08:21 編輯 復(fù)位電路集錦

1. Q：我的ALLEGRO 是14.0版本的，F(xiàn)ILE——EXPORT——后面就沒有看到SUB DRAWING的命令了。如果用EDIT——COPY的話又不能把A板的線貼到B板上，我該怎么辦？A: 是不是你啟動(dòng)Allegro 時(shí)Cadence Product Choices 沒選好,要選PCB Dedign Expert 或Allegro Expert~~~2. Q: 在ALLEGRO中，找個(gè)器件好難啊，他只是點(diǎn)亮器件而光標(biāo)不移動(dòng)到器件那里。請問各為大俠，有沒辦法可以象POWERPCB 那樣，查找零件時(shí)光標(biāo)跟著移動(dòng)？A:確認(rèn)將元件點(diǎn)亮后，將鼠標(biāo)移動(dòng)至右下角的小顯示框中，單擊左鍵，光標(biāo)即可自動(dòng)轉(zhuǎn)到所點(diǎn)亮的元件處.3. Q: 將logic_edit_enabled打開后，只能刪除單個(gè)的net, logic_edit_enabled打開".是從何處打開???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下刪除NET。4. Q: 想移動(dòng)元件的某一個(gè)PIN ， 請問該如何做。用move 命令， 總提示Symbol or drawing must have UNFIXED_PINS property。A: edit -> properties 選中要move Pin的元件的symbols，增加UNFIXED_PINS 屬性即可。5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q： 請問如何將以刪除的PIN NUMBER及SILKSCREEN還原??A：刪除此零件,再重新導(dǎo)入~~~或可以直接UPDATE 零件也可以7. Q：從orcad導(dǎo)入后，place->quickplace，但是出來的元件上面很多絲橫，就和鋪銅一樣，怎么回事？A：把PACKAGE GEOMETRY 的PLACE_BOUND_TOP 勾掉即可.8. Q：請問在allegro中,怎様畫一條沒有綠漆的綫??A：同樣位置再畫一根sold mask的線9. Q： 如何將走線的尖角過渡改成圓??？A：可以直接畫圓弧上去，記得勾上replace etch，原來的線就沒了或使用slide 命令﹐然后在右邊的tab option選項(xiàng)中的comers改成arc,再去移動(dòng)線﹐就可以改成圓弧﹗10.Q： allegro中覆銅的基本步驟是怎樣的？A：edit/shape進(jìn)入shape編輯模式——edit/change net(pick)點(diǎn)上GND net——shape/parameters設(shè)置相關(guān)參數(shù)（看help）——void/auto進(jìn)行shape處理——shape/fill退出shape編輯模式。11. Q：怎么設(shè)置參數(shù)才能得到THERMAL REILIF 的連接呢？A：在畫完鋪銅范圍以后，菜單會進(jìn)入鋪銅狀態(tài)這時(shí)shape－－>parameters...對于負(fù)片，在做熱漂移焊盤前，必須先定義各類焊盤的FLASH SYMBOL，*.FSM文件，然后加到各類焊盤的鋪銅層，再鋪銅。做出光繪文件就能看見連接了。12.Q：請教如何修改手工銅的角度，還有就是我要在銅箔里挖一個(gè)VIA 或一個(gè)PIN 的空間，該如何做？？？？？？？？？A：edit-->shape,選取銅箔,點(diǎn)右鍵done,這時(shí)菜單改變了,可以用edit-->vertex 修改頂點(diǎn)的方式修改銅箔邊框角度.而挖空間要用到void中的shpe(多邊形)或circle(圓形)或Element(零件外形)要不干脆auto一下,自動(dòng)會幫你挖好13 Q：Regular pad 、Anti-pad 和Thermal pad的區(qū)別A：真實(shí)焊盤大小、帶隔離大小焊盤、花焊盤14.Q： 怎么做方形（或其他非圓形）負(fù)片熱汗盤？A：做一個(gè)方形（或其他非圓形）的shape symbol，然后再在做pad時(shí)將shape symbol賦給flash～～15.Q： ALLEGRO中DRC標(biāo)記的顯示，是否可以顯示為填充的，也就是像VIA那樣實(shí)心的。 A：當(dāng)然可以了setup-->user preferences...勾選Display中的display_drcfill. 16. Q：allegro中怎么加淚滴(teardrop）？ A： 要先打開所有的走線層，執(zhí)行命令route->gloss->parameters.., 出現(xiàn)對話框，點(diǎn)選 pad and T connection fillet，再點(diǎn)其左邊的方格，點(diǎn)選circular pads,pins,vias,T connections./OK/GLOSS即可。加淚滴最好在出GERBER之前加。若要MODIFY板子，則要先刪掉淚滴，執(zhí)行命令EDIT/DELETE，右邊的FIND欄中選CLINE，下面的FIND BY NAME 中選property,點(diǎn)more，選FILLET=，/點(diǎn)APPLY/OK即可。無論加淚滴還是刪掉淚滴，一定要先打開所有的走線層，否則，沒打開的走線層就不會有執(zhí)行 17. Q：在ALLEGRO里打開的BRD里可導(dǎo)出元件，但是導(dǎo)出的元件如何加到庫里？ A：File-->Export-->Libraries...再將*.txt拷到你的device庫中，*.pad拷到pad庫中，其他的拷到你的psm庫中。 18.Q： ALLEGRO中有自動(dòng)存盤系統(tǒng)嗎？？ A：自動(dòng)存盤需要用戶自己設(shè)置，具體方法如下：（你沒設(shè)置前是否有默認(rèn)目錄，找找看） setup>user preferences editer autosave 設(shè)定自動(dòng)存盤 autosave_dbcheck: 設(shè)置存盤時(shí)是否需要數(shù)據(jù)檢查，如果此項(xiàng)設(shè)為存盤時(shí)需要數(shù)據(jù)檢查則會使存盤時(shí)間加長。 autosave_time: 自動(dòng)存盤時(shí)間設(shè)置。默認(rèn)值為30分鐘，自動(dòng)存盤時(shí)間設(shè)定范圍10~100分鐘。 19.Q: 請問在制作元件的時(shí)候怎么定義元件的高度？ A:當(dāng)你鋪好place_bound_top層shape以后，再執(zhí)行Setup-->Areas-->Package Height,點(diǎn)擊shape，此時(shí)Option 面板上就可以輸入高度了～～～ 20 Q:為什么在ALLEGRO的零件PADS顯示都是PADS外框線，怎樣才能顯示整個(gè)PADS，請指教！ A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾選 21.Q:請問各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用**?? A:好像是用于助焊的，大小跟焊盤一樣大的 22. Q:請問如何設(shè)置在走線時(shí),不自動(dòng)避開 A:右邊的OPTIONS里面的BUBBLE邊上那個(gè)框里面先OFF 23.Q:在兩組插槽中間走了一組排線，由于在ＣＣＴ中使用無網(wǎng)格步線，所以線與線的間距有大有小，有沒有辦法將一組線間距調(diào)整到等距寬度，這樣比較美觀。在Ａｌｌｇｅｏ或ＣＣＴ中有無此調(diào)線的命令？ A:In cct, you can use post-route, spread wire and center wire. In allegro, you can use roue-glosss-parameter-ceneter lines between pads. 24.Q:請問如何有選擇性的更改，如，我只要改一個(gè)焊盤，或者我只要改一個(gè)器件 A:padstack--replace里可以改一個(gè)盤，或一個(gè)元件，或一類器件， 25. Q:如何在內(nèi)層看到therml孔 A:正片可以直接看到呀，負(fù)片在光繪文件上就可以看到的。在setUP\drawing options 中的display 中的thermal pads 打勾就是了 26.Q： 如何在rename的時(shí)候把部分器件保護(hù)起來？！[ A：給你所有要重新rename位號的器件添加一個(gè)auto_rename屬性！ 27.Q：怎么在ALLEGRO下使鋪的銅不被涂上阻旱劑？ A： 開阻焊窗。在阻焊層鋪一塊同樣大小銅。 28. Q：這是我設(shè)計(jì)的一塊雙面板,上下兩部分是對稱的,現(xiàn)已經(jīng)將上半部分的線布完,我想將這部分的線復(fù)制到下半部分,要求沿水平方向翻轉(zhuǎn)下來,請教如何在Allegro中實(shí)現(xiàn),請指教~~~~ A：在COPY 命令下，如果要mirror 多條線時(shí)，先拉個(gè)框選種，然后要鼠標(biāo)左鍵點(diǎn)一下（這時(shí)被選種的內(nèi)容可以移動(dòng)），然后再右擊，出現(xiàn)的"Mirror Geometry"選項(xiàng)就不顯灰了呀發(fā)貼時(shí)間： Dec 12 2005 4:53PM ||Chris Li Offline發(fā)表：929. Q：有一個(gè)LOGO，是.bmp 圖象文件，請問怎樣將它導(dǎo)入ALLEGRO設(shè)計(jì)中，并且以SILKSCREEN的形式顯示 A：借助第三方軟件﹐把*.bmp 轉(zhuǎn)成*.dxf,然后在allegro 中導(dǎo)入dxf 文件﹗﹗﹗先將bmp 轉(zhuǎn)成dxf，再生成format symbo！ 30. Q：如何讓VIA在BGA的PIN間居中: A：你只能直接輸入坐標(biāo)定位，算好間距后，然后用矩陣復(fù)制就可以了。矩陣復(fù)制就是，選中copy按鈕，在option下面的Qty下分別填入數(shù)值，即可復(fù)制 X表示橫向復(fù)制 Y表示縱向復(fù)制 Qty表示你要復(fù)制幾次（就是說復(fù)制幾個(gè)via） Spacing表示復(fù)制的這幾個(gè)via間距都是多少 Order表示復(fù)制的方向。比如X方向復(fù)制，你在Order選擇Right，就是從你復(fù)制的這個(gè)原始via開始向右復(fù)制依次的Left 表示向左復(fù)制。Down和Up分別表示向下和向上復(fù)制。 31. Q ：請教ALLEGRO中的Manufacture->dfa check的功能為何?? A：深層次的應(yīng)用，需要Skill語言的支持 32. Q：如何在Allegro中只顯示連線，不顯示同一層的鋪銅有的時(shí)候檢查某一層的時(shí)候，既有連線又有鋪銅很難檢查 A：可以將除了鋪銅之外的所有線都hilight那么就只有鋪銅是Dehilight 然后使用Display--Color Priority，關(guān)閉鋪銅的那個(gè)顏色這時(shí)候，這一層就只顯示連線了不過需要注意的是，這一層的via、pad、等等的顏色不能和鋪銅的顏色一樣，否則將會一起不顯示了, 也可以改變shape顯示的格點(diǎn),在user preference editor中display選項(xiàng)卡,將display_shapefill一欄中的值填5～10之間的某個(gè)數(shù)(象素),這樣shape在顯示時(shí)就不是那么顯眼了. 33. Q：請教Allegro的兩個(gè)功能 Setup------Property Definitions 有什么功能和如何使用 Setup------Define Lists……怎么用 A：請參考下面： Setup------Property Definitions 是添加一些用戶的設(shè)定，雖然Allegro 里的Edit Property里的設(shè)定已經(jīng)很多了，可能還有很多用戶希望的沒有，所以用戶可以自己發(fā)揮； Setup------Define Lists 可以輸出相關(guān)的信息，按照上面的選項(xiàng)，點(diǎn)擊->按鈕選add，然后選show就可以了， 34. Q： 請教如何替換封裝? A：請參考下面：在Device中定義的語法是： PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)' 其中Subclass可設(shè)定為Top層和Bottom層，Top層的表示可以用“T”來表示，Bottom層的表示可以用“B”來表示。若Subclass沒有進(jìn)行設(shè)定表示，系統(tǒng)會認(rèn)為是Top層。例：原先的零件包裝為R0805，我們要設(shè)定它可以和Top曾的R0603和Bottom層的R1206進(jìn)行包裝的轉(zhuǎn)換。 Device File中的定義： PACKAGE R0805 CLASS IC PINCOUNT 2 PACKAGEPROP ALT_SYMBOLS '(T：R0603；B：R1206)' END 這個(gè)Device文檔就表示R0805這顆零件可以和top層上包裝為R0603和Bottom層的零件包裝為R1206的零件進(jìn)行更換。注：一定要用一組單引號把所要轉(zhuǎn)換的零件框在里面。35. Q：執(zhí)行什么動(dòng)作才能讓已有的via轉(zhuǎn)換為測試點(diǎn)，或者你們是怎么生成測試點(diǎn)的。 A：rout-->testprep-->auto...中選中replace via 36. Q：請教一個(gè)奇怪的鋪銅現(xiàn)象我用ADD_SHAP_SOLID FILL,設(shè)LIN WIDTH 為4,加上后用了EDIT SHAP,設(shè)網(wǎng)絡(luò)名為GND,并使 VOID AUTO.但是不能自動(dòng)避開其它網(wǎng)絡(luò). A：請參考下面：不能小與0.003 0.003是指當(dāng)執(zhí)行Auto void時(shí)小于這個(gè)值的shape就自動(dòng)刪除，單位為：平方英寸。 37.Q：請問View--Color view save是什么作用A：第一個(gè)Complete，保存后的文件用寫字板打開可以看到當(dāng)前打開的所有顏色的記錄第二個(gè)選項(xiàng)是記錄了之前對顯示哪些、不顯示那些的操作 38.Q：我在SETUP USER PREFERENCES里面進(jìn)行了設(shè)置,但退出后就沒有了,不能保存?下次進(jìn)入還是缺省值? A：參考下面：問題主要可能是：因?yàn)锳llegro不支持空格符號，而Windows XP系統(tǒng)裝好Allegro后默認(rèn)的Pcbenv會放在用戶目錄下，即： d:\Documents and Settings\×××\pcbenv 而其中正好有空格。解決方案為：更改Pcbenv的位置。步驟： 1． 右擊我的電腦，進(jìn)入屬性設(shè)置?高級?環(huán)境變量 2． 點(diǎn)擊系統(tǒng)變量的新建，變量名：home 變量值：任何一個(gè)絕對路徑，注意不要有空格的路徑，例：D:確定就可以了 39. Q：請教怎么樣做一個(gè)弧形陣列的元件! A：你在加Pin的時(shí)候，option里的copy mode選polar就可以了，其它和普通加矩陣pin設(shè)置差不多！ 40. Q：ALLEGRO特殊規(guī)則區(qū)是怎樣做出來的（例如線進(jìn)入這個(gè)區(qū)域線寬會有變化） A：setup->constraints-> add area 在spacing / physical rules set 的set value 中設(shè)定一種所需的spacing/physical edit ->properties 選剛才畫的area(that is a shape) 選net_spacing_type net_physical_type 填入一個(gè)名字,最好能表現(xiàn)他的屬性, setup->constraints-> 在spacing / physical rules set 中分別點(diǎn)assignment table 套用上去就可以了. 另外,還有一種添加area 的方法. add -> shape ->unfilled class board geometry sub_class constraint_area

1. Q：我的ALLEGRO 是14.0版本的，F(xiàn)ILE——EXPORT——后面就沒有看到SUB DRAWING的命令了。如果用EDIT——COPY的話又不能把A板的線貼到B板上，我該怎么辦？A: 是不是你啟動(dòng)Allegro 時(shí)Cadence Product Choices 沒選好,要選PCB Dedign Expert 或Allegro Expert~~~2. Q: 在ALLEGRO中，找個(gè)器件好難啊，他只是點(diǎn)亮器件而光標(biāo)不移動(dòng)到器件那里。請問各為大俠，有沒辦法可以象POWERPCB 那樣，查找零件時(shí)光標(biāo)跟著移動(dòng)？A:確認(rèn)將元件點(diǎn)亮后，將鼠標(biāo)移動(dòng)至右下角的小顯示框中，單擊左鍵，光標(biāo)即可自動(dòng)轉(zhuǎn)到所點(diǎn)亮的元件處.3. Q: 將logic_edit_enabled打開后，只能刪除單個(gè)的net, logic_edit_enabled打開".是從何處打開???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下刪除NET。4. Q: 想移動(dòng)元件的某一個(gè)PIN ， 請問該如何做。用move 命令， 總提示Symbol or drawing must have UNFIXED_PINS property。A: edit -> properties 選中要move Pin的元件的symbols，增加UNFIXED_PINS 屬性即可。5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q： 請問如何將以刪除的PIN NUMBER及SILKSCREEN還原??A：刪除此零件,再重新導(dǎo)入~~~或可以直接UPDATE 零件也可以7. Q：從orcad導(dǎo)入后，place->quickplace，但是出來的元件上面很多絲橫，就和鋪銅一樣，怎么回事？A：把PACKAGE GEOMETRY 的PLACE_BOUND_TOP 勾掉即可.8. Q：請問在allegro中,怎様畫一條沒有綠漆的綫??A：同樣位置再畫一根sold mask的線9. Q： 如何將走線的尖角過渡改成圓??？A：可以直接畫圓弧上去，記得勾上replace etch，原來的線就沒了或使用slide 命令﹐然后在右邊的tab option選項(xiàng)中的comers改成arc,再去移動(dòng)線﹐就可以改成圓弧﹗10.Q： allegro中覆銅的基本步驟是怎樣的？A：edit/shape進(jìn)入shape編輯模式——edit/change net(pick)點(diǎn)上GND net——shape/parameters設(shè)置相關(guān)參數(shù)（看help）——void/auto進(jìn)行shape處理——shape/fill退出shape編輯模式。11. Q：怎么設(shè)置參數(shù)才能得到THERMAL REILIF 的連接呢？A：在畫完鋪銅范圍以后，菜單會進(jìn)入鋪銅狀態(tài)這時(shí)shape－－>parameters...對于負(fù)片，在做熱漂移焊盤前，必須先定義各類焊盤的FLASH SYMBOL，*.FSM文件，然后加到各類焊盤的鋪銅層，再鋪銅。做出光繪文件就能看見連接了。12.Q：請教如何修改手工銅的角度，還有就是我要在銅箔里挖一個(gè)VIA 或一個(gè)PIN 的空間，該如何做？？？？？？？？？A：edit-->shape,選取銅箔,點(diǎn)右鍵done,這時(shí)菜單改變了,可以用edit-->vertex 修改頂點(diǎn)的方式修改銅箔邊框角度.而挖空間要用到void中的shpe(多邊形)或circle(圓形)或Element(零件外形)要不干脆auto一下,自動(dòng)會幫你挖好13 Q：Regular pad 、Anti-pad 和Thermal pad的區(qū)別A：真實(shí)焊盤大小、帶隔離大小焊盤、花焊盤14.Q： 怎么做方形（或其他非圓形）負(fù)片熱汗盤？A：做一個(gè)方形（或其他非圓形）的shape symbol，然后再在做pad時(shí)將shape symbol賦給flash～～15.Q： ALLEGRO中DRC標(biāo)記的顯示，是否可以顯示為填充的，也就是像VIA那樣實(shí)心的。 A：當(dāng)然可以了setup-->user preferences...勾選Display中的display_drcfill. 16. Q：allegro中怎么加淚滴(teardrop）？ A： 要先打開所有的走線層，執(zhí)行命令route->gloss->parameters.., 出現(xiàn)對話框，點(diǎn)選 pad and T connection fillet，再點(diǎn)其左邊的方格，點(diǎn)選circular pads,pins,vias,T connections./OK/GLOSS即可。加淚滴最好在出GERBER之前加。若要MODIFY板子，則要先刪掉淚滴，執(zhí)行命令EDIT/DELETE，右邊的FIND欄中選CLINE，下面的FIND BY NAME 中選property,點(diǎn)more，選FILLET=，/點(diǎn)APPLY/OK即可。無論加淚滴還是刪掉淚滴，一定要先打開所有的走線層，否則，沒打開的走線層就不會有執(zhí)行 17. Q：在ALLEGRO里打開的BRD里可導(dǎo)出元件，但是導(dǎo)出的元件如何加到庫里？ A：File-->Export-->Libraries...再將*.txt拷到你的device庫中，*.pad拷到pad庫中，其他的拷到你的psm庫中。 18.Q： ALLEGRO中有自動(dòng)存盤系統(tǒng)嗎？？ A：自動(dòng)存盤需要用戶自己設(shè)置，具體方法如下：（你沒設(shè)置前是否有默認(rèn)目錄，找找看） setup>user preferences editer autosave 設(shè)定自動(dòng)存盤 autosave_dbcheck: 設(shè)置存盤時(shí)是否需要數(shù)據(jù)檢查，如果此項(xiàng)設(shè)為存盤時(shí)需要數(shù)據(jù)檢查則會使存盤時(shí)間加長。 autosave_time: 自動(dòng)存盤時(shí)間設(shè)置。默認(rèn)值為30分鐘，自動(dòng)存盤時(shí)間設(shè)定范圍10~100分鐘。 19.Q: 請問在制作元件的時(shí)候怎么定義元件的高度？ A:當(dāng)你鋪好place_bound_top層shape以后，再執(zhí)行Setup-->Areas-->Package Height,點(diǎn)擊shape，此時(shí)Option 面板上就可以輸入高度了～～～ 20 Q:為什么在ALLEGRO的零件PADS顯示都是PADS外框線，怎樣才能顯示整個(gè)PADS，請指教！ A:Setup-->Drawing Options...Display: Filled pads and cline endcaps 勾選 21.Q:請問各位在Padstack Designer中的Padstack Layers的FILMMASK的作用及用**?? A:好像是用于助焊的，大小跟焊盤一樣大的 22. Q:請問如何設(shè)置在走線時(shí),不自動(dòng)避開 A:右邊的OPTIONS里面的BUBBLE邊上那個(gè)框里面先OFF 23.Q:在兩組插槽中間走了一組排線，由于在ＣＣＴ中使用無網(wǎng)格步線，所以線與線的間距有大有小，有沒有辦法將一組線間距調(diào)整到等距寬度，這樣比較美觀。在Ａｌｌｇｅｏ或ＣＣＴ中有無此調(diào)線的命令？ A:In cct, you can use post-route, spread wire and center wire. In allegro, you can use roue-glosss-parameter-ceneter lines between pads. 24.Q:請問如何有選擇性的更改，如，我只要改一個(gè)焊盤，或者我只要改一個(gè)器件 A:padstack--replace里可以改一個(gè)盤，或一個(gè)元件，或一類器件， 25. Q:如何在內(nèi)層看到therml孔 A:正片可以直接看到呀，負(fù)片在光繪文件上就可以看到的。在setUP\drawing options 中的display 中的thermal pads 打勾就是了 26.Q： 如何在rename的時(shí)候把部分器件保護(hù)起來？！[ A：給你所有要重新rename位號的器件添加一個(gè)auto_rename屬性！ 27.Q：怎么在ALLEGRO下使鋪的銅不被涂上阻旱劑？ A： 開阻焊窗。在阻焊層鋪一塊同樣大小銅。 28. Q：這是我設(shè)計(jì)的一塊雙面板,上下兩部分是對稱的,現(xiàn)已經(jīng)將上半部分的線布完,我想將這部分的線復(fù)制到下半部分,要求沿水平方向翻轉(zhuǎn)下來,請教如何在Allegro中實(shí)現(xiàn),請指教~~~~ A：在COPY 命令下，如果要mirror 多條線時(shí)，先拉個(gè)框選種，然后要鼠標(biāo)左鍵點(diǎn)一下（這時(shí)被選種的內(nèi)容可以移動(dòng)），然后再右擊，出現(xiàn)的"Mirror Geometry"選項(xiàng)就不顯灰了呀發(fā)貼時(shí)間： Dec 12 2005 4:53PM ||Chris Li Offline發(fā)表：929. Q：有一個(gè)LOGO，是.bmp 圖象文件，請問怎樣將它導(dǎo)入ALLEGRO設(shè)計(jì)中，并且以SILKSCREEN的形式顯示 A：借助第三方軟件﹐把*.bmp 轉(zhuǎn)成*.dxf,然后在allegro 中導(dǎo)入dxf 文件﹗﹗﹗先將bmp 轉(zhuǎn)成dxf，再生成format symbo！ 30. Q：如何讓VIA在BGA的PIN間居中: A：你只能直接輸入坐標(biāo)定位，算好間距后，然后用矩陣復(fù)制就可以了。矩陣復(fù)制就是，選中copy按鈕，在option下面的Qty下分別填入數(shù)值，即可復(fù)制 X表示橫向復(fù)制 Y表示縱向復(fù)制 Qty表示你要復(fù)制幾次（就是說復(fù)制幾個(gè)via） Spacing表示復(fù)制的這幾個(gè)via間距都是多少 Order表示復(fù)制的方向。比如X方向復(fù)制，你在Order選擇Right，就是從你復(fù)制的這個(gè)原始via開始向右復(fù)制依次的Left 表示向左復(fù)制。Down和Up分別表示向下和向上復(fù)制。 31. Q ：請教ALLEGRO中的Manufacture->dfa check的功能為何?? A：深層次的應(yīng)用，需要Skill語言的支持 32. Q：如何在Allegro中只顯示連線，不顯示同一層的鋪銅有的時(shí)候檢查某一層的時(shí)候，既有連線又有鋪銅很難檢查 A：可以將除了鋪銅之外的所有線都hilight那么就只有鋪銅是Dehilight 然后使用Display--Color Priority，關(guān)閉鋪銅的那個(gè)顏色這時(shí)候，這一層就只顯示連線了不過需要注意的是，這一層的via、pad、等等的顏色不能和鋪銅的顏色一樣，否則將會一起不顯示了, 也可以改變shape顯示的格點(diǎn),在user preference editor中display選項(xiàng)卡,將display_shapefill一欄中的值填5～10之間的某個(gè)數(shù)(象素),這樣shape在顯示時(shí)就不是那么顯眼了. 33. Q：請教Allegro的兩個(gè)功能 Setup------Property Definitions 有什么功能和如何使用 Setup------Define Lists……怎么用 A：請參考下面： Setup------Property Definitions 是添加一些用戶的設(shè)定，雖然Allegro 里的Edit Property里的設(shè)定已經(jīng)很多了，可能還有很多用戶希望的沒有，所以用戶可以自己發(fā)揮； Setup------Define Lists 可以輸出相關(guān)的信息，按照上面的選項(xiàng)，點(diǎn)擊->按鈕選add，然后選show就可以了， 34. Q： 請教如何替換封裝? A：請參考下面：在Device中定義的語法是： PACKAGEPROP ALT_SYMBOLS '(Subclass:Symbol,...;Subclass:Symbol,...)' 其中Subclass可設(shè)定為Top層和Bottom層，Top層的表示可以用“T”來表示，Bottom層的表示可以用“B”來表示。若Subclass沒有進(jìn)行設(shè)定表示，系統(tǒng)會認(rèn)為是Top層。例：原先的零件包裝為R0805，我們要設(shè)定它可以和Top曾的R0603和Bottom層的R1206進(jìn)行包裝的轉(zhuǎn)換。 Device File中的定義： PACKAGE R0805 CLASS IC PINCOUNT 2 PACKAGEPROP ALT_SYMBOLS '(T：R0603；B：R1206)' END 這個(gè)Device文檔就表示R0805這顆零件可以和top層上包裝為R0603和Bottom層的零件包裝為R1206的零件進(jìn)行更換。注：一定要用一組單引號把所要轉(zhuǎn)換的零件框在里面。35. Q：執(zhí)行什么動(dòng)作才能讓已有的via轉(zhuǎn)換為測試點(diǎn)，或者你們是怎么生成測試點(diǎn)的。 A：rout-->testprep-->auto...中選中replace via 36. Q：請教一個(gè)奇怪的鋪銅現(xiàn)象我用ADD_SHAP_SOLID FILL,設(shè)LIN WIDTH 為4,加上后用了EDIT SHAP,設(shè)網(wǎng)絡(luò)名為GND,并使 VOID AUTO.但是不能自動(dòng)避開其它網(wǎng)絡(luò). A：請參考下面：不能小與0.003 0.003是指當(dāng)執(zhí)行Auto void時(shí)小于這個(gè)值的shape就自動(dòng)刪除，單位為：平方英寸。 37.Q：請問View--Color view save是什么作用A：第一個(gè)Complete，保存后的文件用寫字板打開可以看到當(dāng)前打開的所有顏色的記錄第二個(gè)選項(xiàng)是記錄了之前對顯示哪些、不顯示那些的操作 38.Q：我在SETUP USER PREFERENCES里面進(jìn)行了設(shè)置,但退出后就沒有了,不能保存?下次進(jìn)入還是缺省值? A：參考下面：問題主要可能是：因?yàn)锳llegro不支持空格符號，而Windows XP系統(tǒng)裝好Allegro后默認(rèn)的Pcbenv會放在用戶目錄下，即： d:\Documents and Settings\×××\pcbenv 而其中正好有空格。解決方案為：更改Pcbenv的位置。步驟： 1． 右擊我的電腦，進(jìn)入屬性設(shè)置?高級?環(huán)境變量 2． 點(diǎn)擊系統(tǒng)變量的新建，變量名：home 變量值：任何一個(gè)絕對路徑，注意不要有空格的路徑，例：D:確定就可以了 39. Q：請教怎么樣做一個(gè)弧形陣列的元件! A：你在加Pin的時(shí)候，option里的copy mode選polar就可以了，其它和普通加矩陣pin設(shè)置差不多！ 40. Q：ALLEGRO特殊規(guī)則區(qū)是怎樣做出來的（例如線進(jìn)入這個(gè)區(qū)域線寬會有變化） A：setup->constraints-> add area 在spacing / physical rules set 的set value 中設(shè)定一種所需的spacing/physical edit ->properties 選剛才畫的area(that is a shape) 選net_spacing_type net_physical_type 填入一個(gè)名字,最好能表現(xiàn)他的屬性, setup->constraints-> 在spacing / physical rules set 中分別點(diǎn)assignment table 套用上去就可以了. 另外,還有一種添加area 的方法. add -> shape ->unfilled class board geometry sub_class constraint_area

實(shí)用開關(guān)電源集錦

實(shí)用電源電路集錦

實(shí)用電源電路集錦,需要完整版的小伙伴可以下載附件。

立即學(xué)習(xí)>>史上最全張飛半橋LLC電源教程，60小時(shí)深度講解半橋串聯(lián)諧振軟開關(guān)電源設(shè)計(jì)實(shí)用電源電路集錦

一些比較實(shí)用的電路圖盤點(diǎn)集錦，有需要的可下載

開關(guān)電源拓?fù)涞?b class="flag-6" style="color: red">集錦！

本帖最后由 eehome 于 2013-1-5 10:01 編輯 很全的LCD程序集錦

怎樣讓你的問答脫穎而出，問答規(guī)則小測驗(yàn)

這里有有關(guān)手機(jī)RF設(shè)計(jì)問答集錦，給感興趣的同志們看看

樹莓派方案集錦

`電子DIY作品集錦`

電機(jī)知識精彩問答

電源基本知識問答20條

航順芯片問答集

本帖最后由 gk320830 于 2015-3-5 21:19 編輯 芯片封裝大全集錦

這個(gè)總結(jié)還不錯(cuò)，這個(gè)是里面的目錄。。。分享一下：一、 運(yùn)算放大器設(shè)計(jì)應(yīng)用經(jīng)典問答集粹二、 四類運(yùn)算放大器的技術(shù)發(fā)展趨勢及其應(yīng)用熱點(diǎn)

附件包括了運(yùn)算放大器設(shè)計(jì)應(yīng)用經(jīng)典問答集萃以及為亞洲及中國的電子工程師社群提供及分析最新工業(yè)和科技趨勢 運(yùn)算放大器設(shè)計(jì)與應(yīng)用—

高手問答匯往期回顧1、Elecfans論壇高手問答第1期——單片機(jī)C語言編程 ******問答精華2、Elecfans論壇高手問答第2期——fpga的邏輯編程設(shè)計(jì) ** 問答精華3、Elecfans

高速PCB設(shè)計(jì)入門技術(shù)問答集要做高速的PCB設(shè)計(jì)，首先必須明白下面的一些基本概念，這是基礎(chǔ)。1、什么是電磁干擾（EMI）和電磁兼容性(EMC)? (Electromagnetic

對于鴻蒙系統(tǒng)，各位小伙伴是不是和小編一樣，還是有很多問題不解。本期小編就整理了鴻蒙系統(tǒng)首批體驗(yàn)者精選問答。他們從開發(fā)者的角度出發(fā)，首先介紹了HarmonyOS的體系、內(nèi)核、系統(tǒng)特色，以及圍繞“如何從

mp3硬件電路集錦

實(shí)用密封技術(shù)問答.pdf 本書以問答的形式，系統(tǒng)的介紹了密封技術(shù)的基礎(chǔ)知識，密封件，密封技術(shù)和

一、 運(yùn)算放大器設(shè)計(jì)應(yīng)用經(jīng)典問答集粹二、 四類運(yùn)算放大器的技術(shù)發(fā)展趨勢及其應(yīng)用熱點(diǎn) 一、 運(yùn)算放大器設(shè)計(jì)應(yīng)用經(jīng)典問答集粹1. 用運(yùn)算放大器做正弦波振蕩有哪些

驅(qū)動(dòng)開發(fā)經(jīng)驗(yàn)集錦 1 文件 nt/2000pci設(shè)備驅(qū)動(dòng)程序詳解1 ohg2001

語文知識集錦(小學(xué)修訂版)

網(wǎng)規(guī)網(wǎng)優(yōu)案例集錦V1.0》是近兩年來工程師網(wǎng)規(guī)網(wǎng)優(yōu)經(jīng)驗(yàn)的總結(jié)，有些甚至是現(xiàn)場工作中的教訓(xùn)。通過學(xué)習(xí)本案例集錦，有助于提高工程師現(xiàn)場處理問題的能力，增加網(wǎng)規(guī)網(wǎng)優(yōu)知識和

實(shí)用電源電路集錦

常用運(yùn)放集錦:Op Amp Circuit Collection SECTION 1ÐBASIC CIRCUITS Inverting Amplifier

高速PCB設(shè)計(jì)入門概念問答集:要做高速的PCB 設(shè)計(jì)，首先必須明白下面的一些基本概念，這是基礎(chǔ)。1、什么是電磁干擾（EMI）和電磁兼容性(EMC)?(Electromagnetic Interference)，有傳導(dǎo)干擾

1.哪些電池可回收，如何回收？ 2.廢干電池的回收點(diǎn)？ 3.行動(dòng)電話電池可回收？ 4.廢干電池回收后如何處理？ 5.選購電池注意事項(xiàng) ？ 6.使用電池注

iphone經(jīng)典系列游戲集錦 .rar

PCB設(shè)計(jì)經(jīng)典問答集

1、如何選擇PCB板材？選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材

多星接收方法集錦(一)

高速PCB設(shè)計(jì)入門知識問答集 要做高速的PCB設(shè)計(jì)，首先必須明白下面的一些基本概念，這是基礎(chǔ)。1、什

PCB電鍍知識問答集錦 1、電銅缸里的主要成分是什么？有什么作用，具體的反應(yīng)原理是怎樣的？  主要組份：

CAXA經(jīng)驗(yàn)談問答集 如何確定三維坐標(biāo)！       內(nèi)容: 三維電子圖板的三維坐

蘋果平板電腦圖片集錦

購買iphone問答集匯 1. iphone能在中國使用嗎？ 　 答：解鎖后的iphone能夠在中國使用。支持GSM網(wǎng)絡(luò)的SIM卡都能使用。最新的iPhone 3GS還

電阻器的種類及其特性問答集匯 問：我想了解現(xiàn)有電阻器各種類型之間的差別以及在具體應(yīng)用中如何選擇合適的電阻器?答：好，讓

1、如何選擇 PCB 板材？ 選擇 PCB 板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩

PIC單片機(jī)應(yīng)用常見問答,共14個(gè)經(jīng)典問答。

對于“后11n技術(shù)”——802.11ac，大家可能還比較陌生。作為這種新技術(shù)的初探，本文將通過問答形式，帶領(lǐng)大家初步了解該項(xiàng)技術(shù)。

電子發(fā)燒友網(wǎng)站提供《電子制作實(shí)例集錦_傅勁松著.txt》資料免費(fèi)下載

高亮度LED驅(qū)動(dòng)動(dòng)態(tài)及電路集錦高亮度LED驅(qū)動(dòng)動(dòng)態(tài)及電路集錦

華為HCIE RS面試新題集錦，華為認(rèn)證必須

LED 常規(guī)燈具 電源設(shè)計(jì)EMC EMI 相關(guān)技術(shù)認(rèn)證集錦

09520@52RD_復(fù)位電路集錦，下來看看

PROTEL應(yīng)用常見問題及問答集，好資料，下來看看。

電子發(fā)燒友網(wǎng)站提供《JAVA案例開發(fā)集錦.pdf》資料免費(fèi)下載

集成電路應(yīng)用集錦

嵌入式C/C++語言精華文章集錦

MSP430代碼集錦

實(shí)用電源電路集錦

本文檔的主要內(nèi)容詳細(xì)介紹的是PROTEL應(yīng)用常見問題及問答集。

關(guān)于電源設(shè)計(jì)的經(jīng)典問答。

ADI解決方案集錦和參考電路

Citespace軟件操作問答(開關(guān)電源技術(shù)趨勢)-Citespace軟件操作問答，有需要的可以參考！

新能源知識問答(開關(guān)電源技術(shù)的節(jié)能意義)-新能源知識問答? ? ? ? ? ? ? ? ?

50個(gè)555電路集錦及資料說明

開關(guān)電源設(shè)計(jì)集錦

有用過xilinx FIFO的first word fall through模式，然后write data count會少2個(gè)計(jì)數(shù)的嗎？

答：過電壓報(bào)警一般是出現(xiàn)在停機(jī)的時(shí)候，其主要原因是減速時(shí)間太短或制動(dòng)電阻及制動(dòng)單元有問題。

特瑞仕 | 線性穩(wěn)壓IC網(wǎng)絡(luò)研討會問答集錦，請查收~ 【問答】 Q 我想讓電源打開時(shí)電壓呈線性上升，想了解軟啟動(dòng)電路。 A 有些情況下，線性穩(wěn)壓IC后面的負(fù)載電容（CL）容量很大，希望緩慢啟動(dòng)以避

FPGA做IC的原型驗(yàn)證，速度大概跑多少？很多ASIC運(yùn)行主頻遠(yuǎn)遠(yuǎn)高于FPGA，仿真能cover住嗎？

。敲黑板，虹小科在這里給大家送福利啦，為大家整理了精彩問答，歡迎收藏！課程問題解答Q1RTaW這個(gè)軟件是干嘛的？A1主要是做以太網(wǎng)和TSN的流量仿真，比如在前期涉及網(wǎng)絡(luò)

最近，北匯信息在CSDN、視頻號、B站以及百家號賬戶上同步進(jìn)行了一次直播（回放視頻已上線），一起探討S2S的功能和針對S2S的測試解決方案。鑒于直播的時(shí)間關(guān)系，有些問題沒能展開回復(fù)，此次發(fā)布文字版的問答精選，以饗讀者。

在日常生活中，我們經(jīng)常面臨各種問題和需求，而智能問答系統(tǒng)作為一種人機(jī)交互工具，為我們提供了便捷的問題解答和信息獲取方式。而問答對話文本數(shù)據(jù)作為推動(dòng)智能問答系統(tǒng)發(fā)展的關(guān)鍵資源，扮演著重要角色。 問答

NVIDIA 帶來知乎精彩問答甄選系列，將為您精選知乎上有關(guān) NVIDIA 產(chǎn)品的精彩問答。 本期為問答甄選第十期 ——? 查看?NVIDIA Omniverse 相關(guān)精彩問題 以下三個(gè)知乎甄選問答

一個(gè)剛涉足PCB設(shè)計(jì)的新手，想請教一下，要想做好PCB設(shè)計(jì)應(yīng)該多多掌握哪方面的知識?