引言

?????? 電源時序控制是微控制器、FPGA、DSP、 ADC和其他需要多個電壓軌供電的器件所必需的一項功能。這些應用通常需要在數(shù)字I/O軌上電前對內(nèi)核和模擬模塊上電，但有些設計可能需要采用其他序列。無論如何，正確的上電和關(guān)斷時序控制可以防止閂鎖引發(fā)的即時損壞和ESD造成的長期損害。此外，電源時序控制可以錯開上電過程中的浪涌電流，這種技術(shù)對于采用限流電源供電的應用十分有用。

　　本文討論使用分立器件進行電源時序控制的優(yōu)缺點，同時介紹利用ADP5134內(nèi)部精密使能引腳實現(xiàn)時序控制的一種簡單而有效的方法ADP5134內(nèi)置2個1.2-A 降壓調(diào)節(jié)器與2個300-mA LDO。同時，本文還列出一系列IC，可用于要求更高精度、更靈活時序控制的應用。

　　圖1 所示為一種要求多個供電軌的應用。這些供電軌為內(nèi)核電源（VCCINT）、I/O 電源（VCCO）、輔助電源（VCCAUX）和系統(tǒng)存儲器電源。

　　圖1. 處理器和FPGA 的典型供電方法

　　舉例來說，Xilinx Spartan-3AFPGA 具有一個內(nèi)置上電復位電路，可確保在所有電源均達到其閾值后才允許對器件進行配置。這樣有助于降低電源時序控制要求，但為了實現(xiàn)最小浪涌電流電平并遵循連接至FPGA 的電路時序控制要求，供電軌應當按以下序列上電VCC_INT → VCC_AUX→ VCCO。請注意：有些應用要求采用特定序列，因此，務必閱讀數(shù)據(jù)手冊的電源要求部分。

　　使用無源延遲網(wǎng)絡簡化電源時序控制

　　實現(xiàn)電源時序控制的一種簡單的方法就是利用電阻、電容、二極管等無源元件，延遲進入調(diào)節(jié)器使能引腳的信號，如圖2 所示。當開關(guān)閉合時，D1導電，而D2仍保持斷開。電容C1充電，而EN2處的電壓根據(jù)R1和C1確定的速率上升。當開關(guān)斷開時，電容C1通過R2、D2和RPULL向地放電。EN2處的電壓以R2、RPULL和C2確定的速率下降。更改R1和R2的值會改變充放電時間，從而設置調(diào)節(jié)器的開啟和關(guān)閉時間。

　　圖2. 利用電阻、電容和二極管實現(xiàn)電源時序控制的簡單方法

　　該方法可用于不要求采用精密時序控制的應用，以及只需延遲信號即可并可能只要求采用外部R和C的部分應用。對于標準調(diào)節(jié)器，采用這種方法的缺點在于，使能引腳的邏輯閾值可能因為電壓和溫度而存在很大的差異。此外，電壓斜坡中的延遲取決于電阻和電容值及容差。典型的X5R電容在–55°C至 +85°C溫度范圍內(nèi)的變化幅度約為±15%，由于直流偏置效應還會出現(xiàn)±10%的變化，從而使時序控制變得不精確，有時還會變得不可靠。

　　精密使能輕松實現(xiàn)時序控制

　　為了獲得穩(wěn)定的閾值電平以實現(xiàn)精密時序控制，大多數(shù)調(diào)節(jié)器都要求采用一個外部基準電壓源。ADP5134通過集成精密基準電壓源、大幅節(jié)省成本和PCB面積的方式解決了這個問題。每個調(diào)節(jié)器都有一個獨立的使能引腳。當使能輸入的電壓升至 VIH_EN（最小值為0.9 V）以上時，器件退出關(guān)斷模式，且管理模塊開啟，但不會激活調(diào)節(jié)器。將使能輸入的電壓與一個精密內(nèi)部基準電壓（典型值為0.97 V）相比較。一旦使能引腳的電壓升至高于精密使能閾值，則調(diào)節(jié)器被激活，輸出電壓開始升高。 在輸入電壓和溫度轉(zhuǎn)折處，基準電壓的變化幅度只有±3%。這一小范圍變化可確保精密的時序控制，解決采用分立器件時遇到的各種問題。

　　當使能輸入的電壓降至低于基準電壓低80 mV（典型值）時，調(diào)節(jié)器停用。當所有使能輸入上的電壓都降至VIL_EN（最大值 為0.35 V）以下時，器件進入關(guān)斷模式。在該模式下，功耗降至1 μA 以下。圖3 和圖4 展示了用于Buck1 的ADP5134 精密使能閾值在溫度范圍內(nèi)的精度。

　　圖3. 溫度范圍內(nèi)的精密使能導通閾值（10 個采樣）

　　圖4. 溫度范圍內(nèi)的精密使能關(guān)閉閾值（10 個采樣）