已知：E1和E2銅線直徑為0.1mm,實(shí)際外徑為0.12mm;NP銅線直徑為0.12mm,實(shí)際外徑為0.14mm;NS銅線直徑為0.4mm,實(shí)際外徑為0.6mm;TAPE采用0.025mm厚的麥拉膠紙。

　　A.

　　NV若采用銅線直徑為0.2mm,實(shí)際外徑為0.22mm

　　線包單邊厚度為：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE

　　=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.22+0.025*2=1.77mm.

　　B.

　　NV若采用銅線直徑為0.1mm雙線并饒,實(shí)際外徑為0.12mm

　　線包單邊厚度為：E1+TAPE+NP+TAPE+E2+TAPE+NS+TAPE+NV+TAPE

　　=0.12+0.025+0.14*4+0.025+0.12+0.025+0.6+0.025+0.12+0.025*2=1.67mm.

　　測(cè)量或查EFD15的BOBBIN的單邊槽深為2.0mm，

　　所以以上2種方式繞制的變壓器都可行。

　　2. EPC13的變壓器設(shè)計(jì)

　　依然沿用以上設(shè)計(jì)方法，

　　測(cè)量或查BOBBIN資料可得EPC13 BOBBIN幅寬為6.8mm，

　　次級(jí)匝數(shù)為：6.8/0.6=11.3Ts,取11Ts.

　　初級(jí)匝數(shù)為：11*16.5=181.5Ts,取182Ts.

　　反饋匝數(shù)為：15/(5+1)*11=27.5Ts,取28Ts.

　　繼續(xù)，EPC13的繞線方式同EFD15，再這里就不再重復(fù)了。

　　以上變壓器設(shè)計(jì)出的各項(xiàng)差數(shù)是以控制漏感為出發(fā)點(diǎn)的，各項(xiàng)參數(shù)(肖特基的VF,MOS管的電壓應(yīng)力余量……)都是零界或限值，實(shí)際設(shè)計(jì)中會(huì)因次級(jí)繞線同名端對(duì)應(yīng)輸出PIN位出現(xiàn)交叉，或輸出飛線套鐵氟龍?zhí)坠埽蚬?yīng)商的制程能力，都會(huì)使次級(jí)線圈減少1~2圈，對(duì)應(yīng)的初級(jí)和反饋也需根據(jù)匝比減少圈數(shù);另，目前市場(chǎng)的競爭導(dǎo)致制造商把IC內(nèi)置MOS管的VDS耐壓減小一點(diǎn)來節(jié)省成本，為保留更大的電壓應(yīng)力余量，需再減少初級(jí)匝數(shù);以上的修改都會(huì)對(duì)EMC輻射造成負(fù)面影響，對(duì)應(yīng)的取舍還需權(quán)衡，但前提是必須使產(chǎn)品工作在DCM模式。

　　從08年市場(chǎng)上推出PSR原邊反饋方案到現(xiàn)在我一直都有在用此方案設(shè)計(jì)產(chǎn)品，回顧看看，市場(chǎng)上也出現(xiàn)了很多不同品牌的PSR方案，但相對(duì)以前剛推出的PSR控制IC 來說，有因市場(chǎng)反映不良而不斷改進(jìn)的部分，但也有因?yàn)閻盒愿偁幎鳦OST DOWN的部分。主要講講COST DOWN的部分。

　　因受一些品牌在IC封裝工藝上的專利限制，所以目前大部分的內(nèi)置MOS的IC(不僅是PSR控制IC，也包括PWM 控制IC)采用的是在基板上置入控制晶圓和MOS晶圓，之間用金線作跳線連接，這樣就有2個(gè)問題產(chǎn)品了：

　　1. 金線帶來的EMC輻射。

　　2. 研制控制晶圓的公司可以自己控制控制晶圓的成本，但MOS晶圓一般采用的從MOS晶圓生產(chǎn)上購買，這樣一來，MOS晶圓的成本控制也成為IC成本控制的案上肉。

　　輻射可以采用優(yōu)化設(shè)計(jì)來控制。

　　但MOS晶圓的COST DOWN的路徑來源于降低其VDS的耐壓，目前已有很多不同品牌的IC將VDS為650V的內(nèi)置MOS降到620~630V，甚至560~600V。

　　這樣一來，只控制漏感降低VDS峰值電壓是不夠的，所以還需為VDS保留更大的電壓應(yīng)力余量。

　　下面再以EPC13為實(shí)例，講講優(yōu)化設(shè)計(jì)后的變壓器設(shè)計(jì)。

　　方法同上……

　　先計(jì)算出次級(jí)，

　　因考慮到輸出飛線套鐵氟龍?zhí)坠芑蜉敵鼍€與BOBBIN PIN位交叉，所以需預(yù)留1匝空間，得，次級(jí)匝數(shù)為：6.8/0.6-1=10.3，取10Ts.

　　再計(jì)算初級(jí)匝數(shù)，因考慮到為MOS管留更大的電壓應(yīng)力余量，所以反射電壓取之前的75%

　　得：(Vout+VF)*n<100*75%,輸出5V/1A,采用2A/40V的肖特基即可，2A/40V的肖特基其VF值一般為0.55V。

　　代入上式得：n<13.51,取13.5，得NP=10*13.5=135Ts.

　　代入上式驗(yàn)證(5+0.55)*(135/10)=74.925<75,成立。

　　確定NP=135Ts.

　　下面再計(jì)算反饋匝數(shù)，依然取反饋電壓為15V，得，15/(5+0.55)*10=27Ts.