在通信設(shè)計(jì)和數(shù)據(jù)采集等一些應(yīng)用中，比較多路模數(shù)轉(zhuǎn)換器(ADC)之間的孔徑延遲非常重要，必須對(duì)其進(jìn)行測量。這些規(guī)范也許能在數(shù)據(jù)手冊(cè)中找到，但多數(shù)生產(chǎn)廠商只列出了典型值，并非最壞的情況。在具有多路轉(zhuǎn)換器的相位敏感系統(tǒng)中，需要一種測量方法提取每一被測器件(DUT)的孔徑延遲數(shù)據(jù)，因?yàn)橹蟮男?zhǔn)和調(diào)整都需要這些數(shù)據(jù)。
這里介紹一種可重復(fù)的測試方法，應(yīng)用捕獲的快速付立葉變換(FFT)數(shù)據(jù)確定DUT和控制單元之間的孔徑延遲匹配情況。該方法需要共享同一采樣時(shí)鐘和輸入信號(hào)源的兩塊評(píng)估板，計(jì)算機(jī)利用兩塊同步數(shù)據(jù)采集板對(duì)ADC的輸出采樣，使用MathCAD軟件分析采集到的數(shù)據(jù)。
孔徑延遲是指在保持命令發(fā)出之后到ADC采樣保持放大器(SHA)完全打開采樣開關(guān)所需的時(shí)間，即ADC采樣發(fā)出命令到采樣實(shí)際開始的時(shí)間。有效孔徑延遲時(shí)間te 包括孔徑延遲和SHA中模擬、數(shù)字傳輸延遲的影響，其值可正可負(fù)。圖1為有效孔徑延遲時(shí)間的示意圖。

孔徑抖動(dòng)
孔徑抖動(dòng)(或稱孔徑誤差)是指采樣與采樣之間孔徑延遲時(shí)間的變化，起因是調(diào)制系統(tǒng)時(shí)鐘相位時(shí)的噪聲，通過對(duì)內(nèi)部ADC時(shí)鐘抖動(dòng)和外部采樣時(shí)鐘抖動(dòng)進(jìn)行和方根(root-sum-square)計(jì)算得到孔徑抖動(dòng)。如果要求測量準(zhǔn)確，數(shù)據(jù)采樣系統(tǒng)必須要有極低的相位噪聲。隨著模擬輸入斜率(dV/dt)的增加，孔徑抖動(dòng)也增大。一般來講，使用輸入頻率為MHz級(jí)的ADC時(shí)，時(shí)鐘抖動(dòng)應(yīng)為亞皮秒級(jí)。圖2是孔徑抖動(dòng)結(jié)果。

目前的孔徑延遲測量方法
以前，大家熟悉的是用模擬信號(hào)源觸發(fā)的時(shí)鐘源來測量孔徑延遲，用時(shí)鐘源的偏移調(diào)節(jié)功能“移動(dòng)”采樣時(shí)鐘，同時(shí)用示波器進(jìn)行觀察。有時(shí)需要首先調(diào)節(jié)采樣時(shí)鐘，直到ADC的輸出等于中值與偏移量的和(對(duì)于12位轉(zhuǎn)換器，中值是十進(jìn)制2048)，然后測量示波器模擬輸入信道50%邊沿和采樣時(shí)鐘之間的差值。這種方法非常繁瑣，而且不可重復(fù)，原因是示波器在進(jìn)行亞納秒測量以及人眼對(duì)示波器判斷時(shí)能力有限。
另外，除非整個(gè)測試系統(tǒng)完美匹配，否則反射也會(huì)影響測量精確度。探針容易引入額外的誤差和負(fù)載問題，因場效應(yīng)管(FET)對(duì)于電路具有較小的容性阻抗，在進(jìn)行此類測量時(shí)為首選。多套探針應(yīng)交替使用，并重復(fù)測量以排除由探針造成的誤差。最后一點(diǎn)是觸發(fā)電纜必須是特定長度，依測試設(shè)備、模擬輸入和采樣時(shí)鐘頻率而定。
多數(shù)測試平臺(tái)在進(jìn)行ADC性能測試時(shí)采用計(jì)算機(jī)控制的采樣數(shù)據(jù)采集系統(tǒng)，這些系統(tǒng)使用LabView、Visual Basic或定制的內(nèi)部軟件。在評(píng)估ADC的交流特性時(shí)，一般使用FFT進(jìn)行頻率分析。
但如果使用MathCAD，就可容易下載FFT數(shù)據(jù)，并提取相位和振幅信息。圖3和下列公式示出如何在時(shí)域測量兩路模擬信號(hào)的相位q。
q=(td/T)×360° (1)
或 td=(q×T)/ 360° (2)
T是信號(hào)周期，td=t1-t2為孔徑延遲。

孔徑延遲新測量方法
下面將要介紹的方法，在得到FFT數(shù)據(jù)中的相位信息后可以計(jì)算孔徑延遲。在式(1)中T=1/fa，fa為模擬輸入信號(hào)的頻率。將△q代入式(2)，即可得到兩個(gè)獨(dú)立ADC的孔徑延遲差值。
需要注意的是，由于孔徑延遲代表采樣時(shí)鐘邊沿和模擬輸入實(shí)際被采樣之間的時(shí)間差，而ADC內(nèi)部邏輯電路和模擬輸入延遲差值非零，因此孔徑延遲還和模擬輸入信號(hào)與轉(zhuǎn)換頻譜之間的相位差有關(guān)。
例如可使用兩個(gè)ADC，一個(gè)作為基準(zhǔn)，另一作為DUT，將基準(zhǔn)ADC焊接于一個(gè)評(píng)估板，在另一評(píng)估板裝一插槽，以方便隨時(shí)插、卸DUT。圖4是具體的測試方案，兩個(gè)ADC評(píng)估板使用相同的時(shí)鐘和信號(hào)源。另外匹配電纜和連接器長度都很短，在評(píng)估板上，所有采樣時(shí)鐘驅(qū)動(dòng)電路都已被拆掉。數(shù)據(jù)采集板有2n位，與控制器件和DUT相同，注意要將一些數(shù)據(jù)采集線接到一起，以便同時(shí)采集數(shù)據(jù)，如何連接依不同系統(tǒng)而變，但對(duì)于每一個(gè)ADC，系統(tǒng)采集數(shù)據(jù)時(shí)，都要保證在相同的時(shí)鐘邊沿。

軟件界定
在FFT數(shù)據(jù)采集軟件得到兩組數(shù)據(jù)后，MathCAD中的FFT子程序可提供一種簡便的方法對(duì)兩組數(shù)據(jù)進(jìn)行比較。圖5a和圖5b是從控制ADC(A數(shù)據(jù)組)和DUT(B數(shù)據(jù)組)得到的512點(diǎn)FFT結(jié)果。由下式可得到兩個(gè)數(shù)據(jù)組的相位差，圖5c是結(jié)果。
△phasej=[(phase_FFT_Aj)-(phase_FFT_Bj)] ×180°/p (3)
從式(2)和(3)可以計(jì)算孔徑延遲變化，如式(4)。
Delayj=(△phasej/360°) ×[(max/2-min/2)/(j×Encode_rate/2)]
(4)
圖5d是兩個(gè)數(shù)據(jù)組之間逐點(diǎn)的延遲展示，但我們的目的是基本的測試頻率。圖5e是展寬的基頻峰值曲線，從中可以看出峰值點(diǎn)位于474，把該值應(yīng)用到圖5d或式(４)得到孔徑延遲差值為136.5ps。

結(jié)果
圖6是5個(gè)部件的孔徑延遲隨電源和溫度的變化情況，在此測試中包括了一個(gè)12位、65Msample/s的ADC。+5V的模擬電源和+3.3V的數(shù)字電源在偏離其標(biāo)稱值±5%范圍內(nèi)變化，溫度變化范圍是-10～+70℃，隨電源和溫度變化的最大差值是140ps。
上述方法準(zhǔn)確并可重復(fù)，對(duì)同一器件、在同等實(shí)驗(yàn)條件下采集得到的數(shù)據(jù)誤差在±3ps。由于每次測試DUT都需要掉電并再插入插槽，上述誤差可能是寄生觸點(diǎn)造成的。本實(shí)驗(yàn)中曾嘗試延長FFT以減小誤差，但效果并不理想。
這里介紹的方法可適于多種應(yīng)用，如I/Q調(diào)制、同時(shí)更新存儲(chǔ)緩沖(simultaneous-update-memory-buffering)和相控陣天線等，這些應(yīng)用都涉及多個(gè)通道，需要對(duì)兩個(gè)或兩個(gè)以上ADC進(jìn)行跟蹤比較?！?BR>

圖1有效孔徑延遲時(shí)間示意圖

圖2孔徑抖動(dòng)結(jié)果

圖3 在時(shí)域測量的兩路信號(hào)相位差示意圖

圖4 孔徑延遲測量方案示意圖

圖5 MathCAD子程序?qū)刂艫DC和DUT的比較a)FFT的幅值b)相位；c) 相位差；d) 孔徑延遲；e)基頻峰值。

圖6 5個(gè)部件的孔徑延遲隨電源和溫度的變化曲線