關(guān)于74hc138組成16線譯碼器你知道多少？74hc138組成16線譯碼器應(yīng)該怎么做呢？本文主要為你詳解關(guān)于74hc138組成16線譯碼器過程。

74hc138介紹

74hc138是高速硅柵CMOS解碼器，適合內(nèi)存地址解碼或數(shù)據(jù)路由應(yīng)用。74HC138 作用原理于高性能的存貯譯碼或要求傳輸延遲時間短的數(shù)據(jù)傳輸系統(tǒng),在 高性能存貯器系統(tǒng)中,用這種譯碼器可以提高譯碼系統(tǒng)的效率。將快速賦能電路用于高速存貯器時,譯碼器的延遲時間和存貯器的賦能時間通常小于存貯器的典型存取時間,這就是說由肖特基鉗位的系統(tǒng)譯碼器所引起的有效系統(tǒng)延遲可以忽略不計。HC138 按照三位二進(jìn)制輸入碼和賦能輸入條件,從8 個輸出端中譯出一個 低電平輸出。兩個低電平有效的賦能輸入端和一個高電平有效的賦能輸入端減少了擴(kuò)展所需要的外接門或倒相器,擴(kuò)展成24 線譯碼器不需外接門;擴(kuò)展成32 線譯碼器,只需要接一個外接倒相器。在解調(diào)器應(yīng)用中,賦能輸入端可用作數(shù)據(jù)輸入端。

74hc138功能特性

74HC138管腳說明

74HC138邏輯圖

74HC138真值表

74hc138組成16線譯碼器的做法介紹

工作原理

利用×138（1）的控制端S1’、S2’與×138（2）的控制電路S1相連，接入四位輸入D0、D1、D2、D3的最高為A3可以完成譯碼器的擴(kuò)展。取第（1）片74HC138的和作為它的第四個地址輸入端（在同一個時間令），取第（2）片的作為它的第四個地址輸入端（在同一個時間令），取兩片的，并將第（1）片的和接至，將第（2）片的接至，如圖2-3所示，于是得到兩片74HC138的輸出分別為

上圖表明時第（1）片74HC138工作而第（2）片74LS138禁止，將的0000～0111這8個代碼譯成8個低電平信號。而式（2）表明時，第（2）片74HC138工作，第（1）片74LS138禁止，將的1000～1111這8個代碼譯成8個低電平信號。這樣就用兩個3線－8線譯碼器擴(kuò)展成一個4線－16線的譯碼器了。

用兩片74HC138組合成4/16譯碼器

數(shù)據(jù)字節(jié)順序，D3 D2 D1 D0，通過真值表，我們可以發(fā)現(xiàn)，用兩片74LS138組合成4/16譯碼器原理關(guān)鍵在于D3

當(dāng)D3 = 0時，（1）被選中，使能，（2）未被選中，全部輸出H，也即Y8~Y15全部為H，D0~D2控制Y0~Y7的低電平輸出位。1號是16位數(shù)據(jù)的低字節(jié)，2號是16位數(shù)據(jù)的高字節(jié)。高字節(jié)默認(rèn)為0XFF，低字節(jié)由1號控制，顯示Y0-Y7；

當(dāng)D3 = 1時，（2）被選中，使能，（1）未被選中，全部輸出H，也即Y0~Y7全部為H，D0~D2控制Y8~Y15的低電平輸出位。1號是16位數(shù)據(jù)的低字節(jié)，2號是16位數(shù)據(jù)的高字節(jié)。低字節(jié)默認(rèn)為0XFF，高字節(jié)由2號控制，顯示Y8-Y15。
引腳說明

輸出端。（outputs （active LOW））

12：Gnd電源地（ground （0 V））

18-19：使能輸入端（enable inputs （active LOW））

20-23地址輸入端（address inputs）

24：VCC電源正（positive supply voltage）

地址/全能輸入對應(yīng)輸出表

功能真值表注意：

H = 高電平（HIGH voltage level）

L = 低電平（LOW voltage level）

X = 任意電平（don’t care）

只要控制端G1、G2任意一個為高電平，A、B、C、D任意電平輸入都無效

結(jié)語

關(guān)于74hc138組成16線譯碼器做法還有很多，本文只是選取一個以作代表，其它方法在本文中就不再贅述了，希望通過本文能讓你對74hc138組成16線譯碼器有更深次的理解，如有不足之處歡迎指正。