精心設(shè)計(jì)的互連對(duì)于實(shí)現(xiàn)異構(gòu)集成和小芯片的優(yōu)勢(shì)至關(guān)重要。

隨著芯片行業(yè)逐漸由單片平面芯片模式演進(jìn)至封裝內(nèi)芯片與小芯片集成的趨勢(shì)，設(shè)計(jì)和制造互連變得越來(lái)越復(fù)雜，對(duì)設(shè)備可靠性也越來(lái)越重要。

曾經(jīng)簡(jiǎn)單的鋪設(shè)一條銅導(dǎo)線這樣簡(jiǎn)單的事情已經(jīng)演變成數(shù)以萬(wàn)計(jì)的微凸塊、混合鍵合、硅通孔 (TSV) 甚至光纖接頭。主要目標(biāo)仍然是使用盡可能低的功率，以最小的 RC 延遲盡快將信號(hào)從 A 點(diǎn)發(fā)送到 B 點(diǎn)，同時(shí)確保這些信號(hào)完好無(wú)損并到達(dá)目的地。但讓所有這些工作發(fā)揮作用是一個(gè)越來(lái)越大的挑戰(zhàn)。

隨著數(shù)據(jù)速率的提高，我們突破了物理通道上可以推送的數(shù)據(jù)的極限，將需要并行處理或嵌套并行處理來(lái)提高速度。這意味著比以往任何時(shí)候都需要更多的互連。

這對(duì)于小芯片來(lái)說(shuō)是顯而易見(jiàn)的，其中數(shù)據(jù)需要流入和流出小芯片以將其連接到封裝中的其他組件。這種方法可能更復(fù)雜，但在功率方面有顯著的回報(bào)。

Ansys半導(dǎo)體部門產(chǎn)品營(yíng)銷總監(jiān) Marc Swinnen 表示：“常規(guī)芯片的輸出引腳上有大功率驅(qū)動(dòng)器，這些驅(qū)動(dòng)器的強(qiáng)度足以通過(guò) PCB 上相對(duì)較大且較長(zhǎng)的信號(hào)跡線驅(qū)動(dòng)電信號(hào)。但是小芯片不需要那些真正大的驅(qū)動(dòng)器，因?yàn)?2.5D 互連要小得多，因此您可以在每個(gè)芯片上使用更小的 I/O 驅(qū)動(dòng)器來(lái)節(jié)省空間和功耗?！?/p>

這種轉(zhuǎn)變的主要原因是將更多功能封裝到固定區(qū)域的物理原理。雖然數(shù)字邏輯將擴(kuò)展到單埃范圍，但縮小線徑會(huì)增加電阻和電容，同時(shí)增加一系列新的物理效應(yīng)。設(shè)備可能運(yùn)行得更熱，信號(hào)可能運(yùn)行得更慢，并且信號(hào)完整性變得更難以維護(hù)。克服這些問(wèn)題需要具有更高電子遷移率和更廣泛的關(guān)鍵數(shù)據(jù)路徑的新材料。它還需要深入了解設(shè)備在不同工作負(fù)載下的運(yùn)行方式，這可能會(huì)影響沿 x、y 和 z 軸互連的整體布局。

Arteris解決方案和業(yè)務(wù)開(kāi)發(fā)副總裁 Frank Schirrmeister 表示：“你將芯片上原來(lái)的內(nèi)容分解為更廣泛的多個(gè)小芯片。芯片上的通信方式需要擴(kuò)展到小芯片之間的通信方式，但這與您在小芯片之間使用的基板無(wú)關(guān)。芯片上的模塊的復(fù)雜性已經(jīng)增加?！?/p>

隨著 90 年代末芯片變得越來(lái)越大，業(yè)界開(kāi)始關(guān)注如何連接它們，從而出現(xiàn)了虛擬套接字集成方案和針對(duì)每種情況量身定制的各種總線。由于塊的數(shù)量變得難以管理，因此出現(xiàn)了測(cè)試總線、高性能總線、外圍總線等。隨著時(shí)間的推移，總線系統(tǒng)變得過(guò)于耗能，這導(dǎo)致了協(xié)議的開(kāi)發(fā)以減少開(kāi)銷。

Arm 開(kāi)始通過(guò)創(chuàng)建高級(jí)微控制器總線架構(gòu)(AMBA) 來(lái)解決這一問(wèn)題，這是一種用于 SoC 中模塊連接和管理的開(kāi)放標(biāo)準(zhǔn)。在過(guò)去的 30 年里，AMBA 進(jìn)行了修訂和擴(kuò)展，制定了多個(gè)二級(jí)協(xié)議。最近，Arm 宣布了新的CHI C2C 規(guī)范，將 AMBA 擴(kuò)展到 Chiplet。

?互連協(xié)議

豐富的互連 PHY 和協(xié)議具有一定的諷刺意義。“單片芯片的早期巨大優(yōu)勢(shì)之一是沒(méi)有互連，”Swinnen 說(shuō)?！皬募夹g(shù)上講是有的，但它們都是在一個(gè)工藝步驟中制成的。有一條規(guī)則說(shuō)，系統(tǒng)的可靠性會(huì)隨著系統(tǒng)中互連數(shù)量的增加而下降。盡管如此，現(xiàn)在還有更多的聯(lián)系。即使是普通的 2.5D 設(shè)計(jì)也很容易有 500,000 個(gè)凹凸?！?/p>

此外， Fraunhofer IIS 自適應(yīng)系統(tǒng)工程部高效電子部門負(fù)責(zé)人 Andy Heinig 表示，可靠性復(fù)雜化可能是不可避免的?！霸谀硞€(gè)時(shí)刻，組裝技術(shù)正在鏈接，例如，從焊球到銅柱，或者后來(lái)到混合鍵合。借助新的裝配技術(shù)，我們可能會(huì)看到一些新的可靠性問(wèn)題。在這里，小芯片接口可能會(huì)帶來(lái)新的挑戰(zhàn)，因?yàn)槟硞€(gè)區(qū)域的互連數(shù)量相當(dāng)高。”

然而，精心設(shè)計(jì)的互連對(duì)于實(shí)現(xiàn)異構(gòu)集成和小芯片的優(yōu)勢(shì)至關(guān)重要。隨著越來(lái)越多的信號(hào)和不斷增長(zhǎng)的數(shù)據(jù)量必須在越來(lái)越復(fù)雜的布局中傳輸，由于如此多的連接導(dǎo)致延遲增加，互連可能成為瓶頸。

“您的速度取決于設(shè)計(jì)中最慢的互連，” Synopsys高性能計(jì)算 IP 解決方案產(chǎn)品管理副總裁 Mick Posner 指出。

圖 1：互連現(xiàn)在是瓶頸嗎？來(lái)源：新思科技

?互連分類和層次結(jié)構(gòu)

在多層集成電路中，薄的、短的局部互連提供片上連接，而厚的、長(zhǎng)的全局互連在不同的塊之間傳輸。正如Lam Research技術(shù)總監(jiān)Larry Zhao所詳細(xì)描述的那樣，硅通孔（TSV）允許信號(hào)和功率從一層傳輸?shù)较乱粚印?/p>

2.5D（以及未來(lái)的 3D-IC）小芯片互連與傳統(tǒng) PCB 互連之間的主要區(qū)別在于，2.5D 具有更薄、密度更高的互連，而且通常也更短。TSV、微凸塊和混合鍵合等新功能也使互連圖變得復(fù)雜，特別是對(duì)于 3D 集成而言。

“從好的方面來(lái)說(shuō)，這意味著 2.5D 小芯片之間的通信比 PCB 更快、帶寬更高、功耗更低，”Swinnen 說(shuō)?！叭秉c(diǎn)是它比 PCB 技術(shù)更昂貴。許多高速信號(hào)需要通過(guò)全面的電磁耦合分析進(jìn)行設(shè)計(jì)，這比留在芯片上時(shí)可以使用的更簡(jiǎn)單的 RC 建模更復(fù)雜?！?/p>

然而，IR 壓降和 RC 延遲等問(wèn)題開(kāi)始降低性能。為此，業(yè)界計(jì)劃通過(guò)芯片背面供電，從而減少設(shè)備上金屬層的布線擁塞。這有助于保持整個(gè)設(shè)備的信號(hào)完整性，同時(shí)也確保晶體管接收足夠的功率，但它增加了全新的復(fù)雜性，而大批量制造尚未完全解決這一問(wèn)題。

圖 2：互連的工作分類。來(lái)源：英特爾

隨著標(biāo)準(zhǔn)的不斷變化和更詳細(xì)的變體的出現(xiàn)，互連解決方案的選擇變得更加復(fù)雜，它提供了定義的節(jié)點(diǎn)。

“如果您查看 SoC 內(nèi)的互連，您會(huì)立即想到 AMBA 總線之類的東西，”Synopsys 的 Posner 說(shuō)道。“隨著流媒體接口、CHI 等擴(kuò)展的發(fā)展，以及在芯片上擴(kuò)展到更多網(wǎng)絡(luò)的擴(kuò)展。”

Arteris 專注于擴(kuò)展異構(gòu)、塊到塊拓?fù)湟约皩?SoC 劃分為多個(gè)芯片的網(wǎng)狀拓?fù)涞目蓴U(kuò)展性。“這是一個(gè)因協(xié)議而變得復(fù)雜的過(guò)程，而版本的采用沖突又使這個(gè)過(guò)程變得更加復(fù)雜，”Schirrmeister 說(shuō)?！按蠖鄶?shù)與 RISC 合作的公司都選擇了 CHI，因此問(wèn)題就在細(xì)則中：他們使用的是哪個(gè)版本？例如，最新的 Arm 內(nèi)核具有 CHI-e 接口，而較舊的 Arm 內(nèi)核具有 CHI-b 接口。你要經(jīng)歷版本控制，并且在不同的版本中擁有不同的功能?！?/p>

這意味著溝通和兼容性至關(guān)重要。

?簡(jiǎn)化互連協(xié)議選項(xiàng)

英特爾內(nèi)存和 I/O 技術(shù)部高級(jí)研究員兼聯(lián)席總經(jīng)理 Debendra Das Sharma 表示，協(xié)議的激增不太可能、也不應(yīng)該很快得到遏制。“有些人錯(cuò)誤地認(rèn)為應(yīng)該有一個(gè)互連來(lái)完成這一切。這是不正確的。我相信業(yè)界已經(jīng)聚集在正確的互連集周圍——用于封裝內(nèi)的 UCIe、用于封裝外的 PCIe 和 CXL、以及機(jī)架/pod 級(jí)以及用于網(wǎng)絡(luò)的以太網(wǎng)?！?/p>

因此，所有這些互連都可以相互通信非常重要，并且互操作性仍然是設(shè)計(jì)人員的必要目標(biāo)。Synopsys 接口 IP 首席產(chǎn)品經(jīng)理 Priyank Shukla 表示：“為了應(yīng)對(duì)多重互連的這些挑戰(zhàn)，業(yè)界確實(shí)需要一個(gè)可縱向擴(kuò)展和橫向擴(kuò)展的互操作標(biāo)準(zhǔn)?！?“整個(gè)生態(tài)系統(tǒng)正在努力整合并匹配這種性能。我們看到UltraEthernet Consortium提供了一個(gè)可以橫向擴(kuò)展的后端網(wǎng)絡(luò)，而AMD擁有可以提供緩存一致性的開(kāi)放結(jié)構(gòu)和CXL技術(shù)。對(duì)于芯片到芯片的分割，UCIe 是最佳選擇。這些可互操作的開(kāi)放標(biāo)準(zhǔn)為解決行業(yè)面臨的互操作性問(wèn)題提供了創(chuàng)新?！?/p>

?小芯片

雖然不同的實(shí)現(xiàn)有不同的互連，但小芯片互連有明顯的標(biāo)準(zhǔn)化趨勢(shì)。Cadence?Silicon Solutions Group 產(chǎn)品營(yíng)銷總監(jiān) Mayank Bhatnagar 表示：“即使是擁有連接兩端的用戶也傾向于采用標(biāo)準(zhǔn)，因?yàn)樗麄兿Ｍ麖?UCIe 等大型標(biāo)準(zhǔn)組織所做的集體工作中受益?！?“我們永遠(yuǎn)不會(huì)有足夠的工程師來(lái)設(shè)計(jì)所有可能的互連，并且依靠標(biāo)準(zhǔn)可以讓用戶從該領(lǐng)域其他人的集體工作中學(xué)習(xí)。”

與此同時(shí)，先進(jìn)封裝供應(yīng)鏈的緊張也促使更多用戶考慮有機(jī)封裝。Bhatnagar 表示：“有機(jī)封裝也稱為標(biāo)準(zhǔn)封裝，可以縮短周轉(zhuǎn)時(shí)間，并且支持的帶寬密度可以滿足許多最初認(rèn)為其設(shè)計(jì)需要先進(jìn)封裝的客戶的需求?！?/p>

盡管如此，隨著行業(yè)向小芯片發(fā)展，仍然存在一個(gè)尚未解決的關(guān)鍵問(wèn)題?！靶⌒酒ミB的一個(gè)非常重要的挑戰(zhàn)來(lái)自這樣一個(gè)事實(shí)：沒(méi)有人可以像以前那樣通過(guò)用針或探針卡探測(cè)來(lái)測(cè)試接口，”弗勞恩霍夫協(xié)會(huì)的 Heinig 指出。“如果啟動(dòng)不成功或者在操作過(guò)程中出現(xiàn)一些錯(cuò)誤，這樣的測(cè)試是必要的。在這里，我們需要新的解決方案，例如片上監(jiān)控和測(cè)試?！?/p>

?應(yīng)對(duì)新的復(fù)雜性

隨著新的 2.5/3D 封裝設(shè)計(jì)的復(fù)雜性日益增加，對(duì)新解決方案的需求是一個(gè)重要方面，產(chǎn)品開(kāi)發(fā)現(xiàn)已跨學(xué)科化，引入了不同的專業(yè)領(lǐng)域和不同的分析工具。

“高速數(shù)字、射頻、光子學(xué)、電力電子、ASIC 設(shè)計(jì)、熱、機(jī)械等都必須緊密結(jié)合在一起，”是德科技的 Mueth 說(shuō)道。“這是復(fù)雜性的一個(gè)維度，這些學(xué)科通常是相互依賴的，使設(shè)計(jì)過(guò)程進(jìn)一步復(fù)雜化。需求、流程和數(shù)據(jù)必須在設(shè)計(jì)、測(cè)試和制造的整個(gè)工程生命周期中進(jìn)行管理，這給產(chǎn)品開(kāi)發(fā)工作增加了更多的復(fù)雜性。最后，小芯片必須在更高級(jí)別的分層系統(tǒng)中運(yùn)行，因此必須考慮自上而下的設(shè)計(jì)和自下而上的驗(yàn)證元素?！?/p>

圖 3：當(dāng)前行業(yè)的復(fù)雜性。來(lái)源：是德科技