TSV技術(shù)應(yīng)用即將遍地開花。隨著各大半導(dǎo)體廠商陸續(xù)將TSV立體堆疊納入技術(shù)藍(lán)圖，TSV應(yīng)用市場正加速起飛，包括影像感應(yīng)器、功率放大器和處理器等元件，皆已開始采用；2013年以后，3D TSV技術(shù)更將由8寸晶圓逐漸邁向12寸晶圓應(yīng)用。

　　三維（3D）硅穿孔（Through Silicon Via， TSV）的應(yīng)用已相當(dāng)廣泛，目前至少用于包含影像感應(yīng)器、快閃記憶體、動態(tài)隨機存取記憶體（DRAM）、處理器（Processor）、現(xiàn)場可編程閘陣列（FPGA）、類比元件及功率放大器等元件。據(jù)專家評估，能夠整合各家廠商異質(zhì)晶片的究極3D IC，預(yù)估將在2015年左右問世，并且導(dǎo)入量產(chǎn)。

　　CoC晶片堆疊開先河

　　3D IC在專家的定義中總是與TSV脫不了關(guān)聯(lián)，但是進(jìn)入立體堆疊的第一步，卻是晶片級技術(shù)CoC（Chip on Chip）。CoC會先將晶片磨薄，并且在沒應(yīng)用TSV的情形下，仍可進(jìn)行晶片鍵合，這個作法首先是由AT&T貝爾實驗室所提出，而英飛凌（Infineon）在2005年時所發(fā)表銅/鋅擴散焊球制程（SOLID），也是應(yīng)用這種CoC互連技術(shù)。

　　索尼（Sony）在2005年使用CoC技術(shù)，把微處理器（MPU）并到記憶體上，以滿足PlayStation效能需求。然而當(dāng)時索尼指出，想要達(dá)到預(yù)期的良率水準(zhǔn)，仍需一段更長的時間。

　　另外，在數(shù)位相機與手機的應(yīng)用上，瑞薩電子（Renesas Electronics）也應(yīng)用過CoC技術(shù)。他們采用的主要原因之一，是因為須要在記憶體與中央處理器（CPU）或特殊應(yīng)用積體電路（ASIC）間提供更大的資料傳輸能力。而CoC技術(shù)另外也具有可協(xié)助減少接線端子板（Terminal Board）數(shù)目、有更快的執(zhí)行速度以及更小的尺寸等好處。當(dāng)時瑞薩在Ni的凸塊底層金屬（UBM），使用SnAg焊球，做為其微凸塊（μ-bump）之用。

　　當(dāng)然，應(yīng)用CoC技術(shù)時，廠商最注意也是其最特別的地方，在于其可供應(yīng)高速資料傳輸?shù)奶匦?，因為記憶體晶片使用微凸塊與邏輯IC直接互連，且應(yīng)用獨立的記憶體晶片，也毋須再內(nèi)嵌DRAM，且不會有效能下降風(fēng)險（表1）。

　　另外，這種微凸塊結(jié)構(gòu)提供比打線接合更多的互連，且有更低的寄生電容（Parasitic Capacitance）、電阻及電感，因此會讓DRAM與邏輯晶片間有更大的訊號頻寬，而有更快的資料傳輸率。

　　TSV立體堆疊應(yīng)用普遍

　　在堆疊晶片的技術(shù)上，除了選擇使用CoC技術(shù)外，正宗的選項當(dāng)然是TSV技術(shù)。

　　影像感應(yīng)器最先采用

　　影像感應(yīng)器是TSV技術(shù)的第一波應(yīng)用（使用Backside Via）；包括東芝（Toshiba）、意法半導(dǎo)體（ST）、三星（Samsung），以及Oki Electric（現(xiàn)在屬于Rohm），都已經(jīng)有生產(chǎn)線，而美光（Micron）的TSV影像感應(yīng)器則已被移轉(zhuǎn)到子公司Aptina。

　　Tessera買了ShellCase后，已發(fā)展出可應(yīng)用在影像感應(yīng)器上的TSV技術(shù)。***的精材、日本的三洋（Sanyo）以及中國蘇州的晶方皆已獲得該技術(shù)授權(quán)。首德（SCHOTT）也發(fā)展出類似架構(gòu)，如可用在產(chǎn)生低電阻與高品質(zhì)電路的背面孔蝕刻及光阻劑噴灑涂膜等技術(shù)，且也準(zhǔn)備好授權(quán)。

　　研究報告指出，在互補式金屬氧化物半導(dǎo)體（CMOS）影像感應(yīng)器產(chǎn)品上使用背面挖洞技術(shù)，可提供較小封裝尺寸的優(yōu)點，如ST與Leti共同發(fā)表的產(chǎn)品--具有二十三個輸入輸出（I/O）的影像感應(yīng)器，可以產(chǎn)生直徑70微米（μm）TSV孔徑，且最小可達(dá)間距是150微米。

　　功率放大器藉TSV技術(shù)接地

　　在功率放大器的相關(guān)應(yīng)用上，IBM發(fā)表過可以使用塊晶（Bulk Wafer）技術(shù)來制造應(yīng)用TSV的功率放大器，以0.35奈米的技術(shù)節(jié)點應(yīng)用于移動式設(shè)備上。對于任何高頻操作的功率放大器來說，在射極（Emitter）接地導(dǎo)線的電感，會減少電晶體可得的功率，為了克服這個現(xiàn)象，IBM選擇在基底的背面進(jìn)行蝕刻，以產(chǎn)生TSV的穿孔并且進(jìn)行接地，這是他們在GaAs HBT功率放大器所做的附加動作。

　　在2008年，IBM宣布開始提供此技術(shù)于其上市商品SiGe功率放大器上，其晶片尺寸為1.125毫米（mm）×1.2毫米，且有十個TSV孔，這種作法與以往接合處只能在晶片邊緣四周有所不同。必要時，此種TSV技術(shù)還可以置放在靠近電能槽（Power Cell）附近，亦即能夠比打線接合封裝的方式減少大約20%的尺寸大小，也可以有傳統(tǒng)打線封裝電感的二十分之一，但是以結(jié)構(gòu)來看，IBM的作法仍屬于單一晶片，并沒有做任何的晶片堆疊，可是至少有應(yīng)用TSV技術(shù)。

　　TSV實現(xiàn)更高效能處理器

　　現(xiàn)今設(shè)備的運算能力，已被CPU、快?。–ache）與主記憶體間的頻寬及訊號延遲等問題所限制，使用3D IC整合堆疊技術(shù)可讓微處理器縮短互連長度，因而改善系統(tǒng)效能。

　　想要對微處理器進(jìn)行3D整合堆疊時，會有兩項主要挑戰(zhàn)，首先是如何把3D堆疊制程整合到高效能微處理器制程中，主要考量是如何對張力強化的硅元件與低介電系數(shù)介電質(zhì)做處理，因為這兩者都對應(yīng)力較為敏感；而3D堆疊通常會把元件層薄化到小于50微米，也就讓元件更容易產(chǎn)生應(yīng)力效應(yīng)，還有TSV接合的區(qū)域也會在堆疊時，因熱膨脹系數(shù)沒有搭配好，而產(chǎn)生熱機械應(yīng)力與張力效應(yīng)。

　　第二個主要的挑戰(zhàn)，則是須要解決當(dāng)3D堆疊有效地增加電晶體密度后，讓堆疊體在散熱上更加錯綜復(fù)雜的問題。這是因為微處理器有更高的耗電密度，且可用的散熱路徑有限，處理過熱的問題于是更加關(guān)鍵。雖然在堆疊后的微處理器結(jié)構(gòu)下，散熱會變得更差。

　　這類產(chǎn)品的第一波應(yīng)用，是把快取記憶體接合到處理器。在設(shè)計上，處理器會全面的被重新分區(qū)（Repartition），這將涵蓋邏輯與邏輯晶片的相互堆疊空間，以便充分應(yīng)用3D堆疊的好處，并達(dá)到較低的耗電與雜訊，但首先需要有更好的3D設(shè)計工具來支援Repartition。

　　索尼在2012年啟動應(yīng)用TSV技術(shù)至新一代游戲機的CPU/圖形處理器（GPU）開發(fā)計劃，主要是想讓PlayStation游戲機有更長的架上壽命，且藉由一系列的高規(guī)格、頂尖技術(shù)包含TSV互連的封裝，不斷地在其產(chǎn)品生命周期內(nèi)更新其平臺。