芯片成本計(jì)算 - 暴利?一枚芯片的實(shí)際成本是多少?
芯片硬件成本計(jì)算
封裝和測(cè)試的成本這個(gè)沒有具體的公式,只是測(cè)試的價(jià)格大致和針腳數(shù)的二次方成正比,封裝的成本大致和針腳乘功耗的三次方成正比。。.。。.如果CPU-X采用40nm低功耗工藝的自主芯片,其測(cè)試成本約為2美元,封裝成本約為6美元。
芯片的封裝形式,以上兩圖都較為古老了
因40nm低功耗工藝掩膜成本為200萬美元,如果該自主CPU-X的銷量達(dá)到10萬片,則掩膜成本為20美元,將測(cè)試成本=2美元,封裝成本=6美元,晶片成本=28美元代入公式,則芯片硬件成本=(20+2+6)/0.49+28=85美元
自主CPU-X的硬件成本為85美元。
如果自主CPU-Y采用28nm SOI工藝,芯片面積估算為140平方毫米,則可以切割出495個(gè)CPU,由于28nm和40nm工藝一樣,都屬于非常成熟的技術(shù),切割成本的影響微乎其微,因此晶圓價(jià)格可以依舊以4000萬美元計(jì)算,晶片成品率同樣以49%的來計(jì)算,一個(gè)12寸晶圓可以切割出242片晶片,每一片晶片的成本為16美元。
如果自主CPU-X產(chǎn)量為10萬,則掩膜成本為40美元,按照封裝測(cè)試約占芯片總成本的20%、晶片成品率為49%來計(jì)算,芯片的硬件成本為122美元。
如果該自主芯片產(chǎn)量為100萬,則掩膜成本為4美元,按照封裝測(cè)試約占芯片總成本的20%來,最終良品率為49%計(jì)算,芯片的硬件成本為30美元。
如果該自主芯片產(chǎn)量為1000萬,則掩膜成本為0.4美元,照封裝測(cè)試約占芯片總成本的20%來,最終良品率為49%計(jì)算,芯片的硬件成本21美元。
顯而易見,在相同的產(chǎn)量下,使用更先進(jìn)的制程工藝會(huì)使芯片硬件成本有所增加,但只要產(chǎn)量足夠大,原本高昂的成本就可以被巨大的數(shù)量平攤,芯片的成本就可以大幅降低。
芯片的定價(jià)
硬件成本比較好明確,但設(shè)計(jì)成本就比較復(fù)雜了。這當(dāng)中既包括工程師的工資、EDA等開發(fā)工具的費(fèi)用、設(shè)備費(fèi)用、場(chǎng)地費(fèi)用等等。。.。。.另外,還有一大塊是IP費(fèi)用——如果是自主CPU到還好(某自主微結(jié)構(gòu)可以做的不含第三方IP),如果是ARM陣營IC設(shè)計(jì)公司,需要大量外購IP,這些IP價(jià)格昂貴,因此不太好將國內(nèi)外各家IC設(shè)計(jì)公司在設(shè)計(jì)上的成本具體統(tǒng)一量化。
按國際通用的低盈利芯片設(shè)計(jì)公司的定價(jià)策略8:20定價(jià)法,也就是硬件成本為8的情況下,定價(jià)為20,自主CPU-X在產(chǎn)量為10萬片的情況下售價(jià)為212美元。別覺得這個(gè)定價(jià)高,其實(shí)已經(jīng)很低了,Intel一般定價(jià)策略為8:35,AMD歷史上曾達(dá)到過8:50.。。.。。
在產(chǎn)量為10萬片的情況下,自主CPU-Y也采用8:20定價(jià)法,其售價(jià)為305美元;
在產(chǎn)量為100萬的情況下,自主CPU-Y也采用8:20定價(jià)法,其售價(jià)為75美元;
在產(chǎn)量為1000萬的情況下,自主CPU-Y也采用8:20定價(jià)法,其售價(jià)為52.5美元。
由此可見,要降低CPU的成本/售價(jià),產(chǎn)量至關(guān)重要,而這也是Intel、蘋果能采用相對(duì)而昂貴的制程工藝,又能攫取超額利潤的關(guān)鍵。
- 第 1 頁:暴利?一枚芯片的實(shí)際成本是多少?
- 第 2 頁:芯片成本計(jì)算
本文導(dǎo)航
非常好我支持^.^
(20) 100%
不好我反對(duì)
(0) 0%
相關(guān)閱讀:
- [電子說] PCB表面鍍金工藝,還有這么多講究! 2023-10-24
- [電子說] 怎樣解決霍爾搖桿耗電量大的問題?揭秘霍爾芯片的選型要求 2023-10-24
- [電子說] Blackwell GB100能否在超級(jí)計(jì)算機(jī)和AI市場(chǎng)保持領(lǐng)先優(yōu)勢(shì)? 2023-10-24
- [電子說] 淺析BUCK芯片在電路中的應(yīng)用及特點(diǎn) 2023-10-24
- [電子說] OTA語音芯片NV040C在智能電動(dòng)牙刷的應(yīng)用 2023-10-24
- [電子說] 金川蘭新電子半導(dǎo)體封裝新材料生產(chǎn)線項(xiàng)目主體封頂 2023-10-24
- [電子說] 新思科技面向臺(tái)積公司N5A工藝技術(shù)推出領(lǐng)先的廣泛車規(guī)級(jí)IP組合 2023-10-24
- [電子說] 使用半大馬士革工藝流程研究后段器件集成的工藝 2023-10-24
( 發(fā)表人:方泓翔 )