時(shí)序邏輯電路實(shí)例解析

一、觸發(fā)器
1、電位觸發(fā)方式觸發(fā)器

功能表

控制信號(hào): E

數(shù)據(jù)信號(hào): D
Q0 表示上一次的狀態(tài)

2、邊沿觸發(fā)方式觸發(fā)器 功 能 表

CP: 時(shí)鐘脈沖
D: 數(shù)據(jù)信號(hào)

3.主-從觸發(fā)方式觸發(fā)器
主從R-S觸發(fā)器

功能表:

R D	S D	CP	S	R		Q	Q
0	1	╳	╳	╳	0	1
1	0	╳	╳	╳	1	0
0	0	╳	╳	╳	不 定
1	1		0	0	不 定
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	不 定

CP:控制時(shí)鐘
特點(diǎn)：由兩個(gè)R-S型電位觸發(fā)器級(jí)聯(lián)而成。CP高電位時(shí)主觸發(fā)器接收數(shù)據(jù)，從觸發(fā)器保持原態(tài)；CP低電位時(shí)從觸發(fā)器接收主觸發(fā)器的數(shù)據(jù)，主觸發(fā)器保持原態(tài)。


功能表:

CP:控制時(shí)鐘
特點(diǎn)：CP高電位時(shí)主觸發(fā)器接收數(shù)據(jù)，在CP負(fù)跳變來(lái)到時(shí)從觸發(fā)器接收主觸發(fā)器的數(shù)據(jù)。
主從J-K觸發(fā)器的功能：
1.當(dāng)J=0,K=1時(shí)，不論Q、Q原來(lái)是什么狀態(tài)，CP上升沿到來(lái)時(shí)使主觸發(fā)器置0，待CP下降沿到來(lái)時(shí)使Q=0，Q=1。
2.當(dāng)J=1,K=0時(shí)，不論Q、Q原來(lái)是什么狀態(tài)，CP上升沿到來(lái)時(shí)使主觸發(fā)器置1，待CP下降沿到來(lái)時(shí)使Q=1，Q=0。
3.當(dāng)J=0,K=0時(shí)，主、從觸發(fā)器狀態(tài)不變。
4.當(dāng)J=1,K=1時(shí)，觸發(fā)器狀態(tài)翻轉(zhuǎn)。
主從J-K觸發(fā)器存在的問(wèn)題：
在CP=1時(shí)，J、K端數(shù)據(jù)若發(fā)生變化，就有可能觸發(fā)器輸出不正確的情況。
例如：原Q=0, Q =1,CP=1時(shí)J從0 ---> 1 ---> 0，K從1 ---> 0 ---> 1,主觸發(fā)器Q′從0 ---> 1，
Q′ 從1 ---> 0，并保持1與0狀態(tài)，在CP負(fù)跳變沿
到來(lái)時(shí)從觸發(fā)器接受主觸發(fā)器的1、0狀態(tài)而不是正確的J=0、K=1的數(shù)據(jù)端狀態(tài)。因
此，在CP=1期間， J、K
端數(shù)據(jù)不宜發(fā)生變化且CP應(yīng)以窄正脈沖，寬負(fù)脈沖為宜。
二、寄存器和移位寄存器
1、寄存器： 是由若干觸發(fā)器和控制門(mén)組成的邏輯電路，其功能是暫存數(shù)據(jù)或指令。
如下圖，由4個(gè)正沿觸發(fā)的D觸發(fā)器組成的4D寄存器。

功能：
RD=0時(shí)各觸發(fā)器均置0
RD=1時(shí)CP正跳變沿到來(lái)各觸發(fā)器Q=D

4D寄存器
2、移位寄存器
（1）右移寄存器

串行輸入的移位寄存器
特點(diǎn)：寄存器由4位正沿D觸發(fā)器組成,寄存器中低位觸發(fā)器的輸出作為高位的輸入,
每來(lái)一個(gè)CP寄存器中的數(shù)右移一位
（2）雙向并具有左移、右移、并行輸入及保持功能的寄存器
主要由下列四通道選一數(shù)據(jù)選擇器根據(jù)S0S1的控制來(lái)決定。

（3）分頻器
S0S1=00時(shí)并行接受數(shù)據(jù)

S0S1=01時(shí)進(jìn)行右移操作

（4）移位器的其它應(yīng)用
循環(huán)碼計(jì)數(shù)器：將移位寄存器最高位輸出的反碼送到最低位串行輸入端

4位循環(huán)碼計(jì)數(shù)器

波 形 圖

這實(shí)際上是一個(gè)8除法器

環(huán)形計(jì)數(shù)器：將移位寄存器最高位輸出送到最低位串行輸入端，特點(diǎn)是計(jì)
數(shù)器的輸出中只有一個(gè)“0”，其余均為“1”。
計(jì)數(shù)順序

4位環(huán)形計(jì)數(shù)器的連接圖

3、計(jì)數(shù)器
(1)計(jì)數(shù)器的分類
同步計(jì)數(shù)器：各觸發(fā)器的時(shí)鐘信號(hào)是由同一脈沖來(lái)提供，因此
是同時(shí)翻轉(zhuǎn)，計(jì)數(shù)速度較快。
按時(shí)鐘作用方式分
異步計(jì)數(shù)器：高位觸發(fā)器的時(shí)鐘信號(hào)是由低一位觸發(fā)器的輸出
來(lái)提供，高位觸發(fā)器的翻轉(zhuǎn)有待低位觸發(fā)器翻轉(zhuǎn)后才能進(jìn)行，
計(jì)數(shù)速度較慢。

二進(jìn)制計(jì)數(shù)器
按計(jì)數(shù)進(jìn)位分

十進(jìn)制計(jì)數(shù)器
（2）同步十進(jìn)制集成化計(jì)數(shù)器
組成：由4個(gè)主從J－K觸發(fā)器及相應(yīng)的控制電路組成。（見(jiàn)P30圖1.39）
特點(diǎn)：可清零、計(jì)數(shù)、保持，還可以預(yù)置數(shù)
控制信號(hào)：L=1時(shí)，執(zhí)行同步計(jì)數(shù)； L=0時(shí)，執(zhí)行預(yù)置數(shù)。P=0,T=L=1時(shí)，保持觸發(fā)器的狀態(tài)。
四、時(shí)序邏輯電路的開(kāi)關(guān)特性
1.觸發(fā)器的開(kāi)關(guān)特性：
邊沿觸發(fā)器的傳輸延遲
T PLHCP--> Q : CP到觸發(fā)器 Q 端輸出0-->1時(shí)的傳輸延遲
T PLHCP-->Q ： CP到觸發(fā)器Q端輸出0-->1時(shí)的傳輸延遲
T PHLCP--> Q : CP到觸發(fā)器 Q 端輸出1-->0時(shí)的傳輸延遲
T PHLCP-->Q : CP到觸發(fā)器Q端輸出1-->0時(shí)的傳輸延遲
電位觸發(fā)器的傳輸延遲
T PLHE-->Q, Q : 約定電平E到觸發(fā)器輸出0-->1時(shí)的傳輸延遲
T PHLE-->Q, Q : 約定電平E到觸發(fā)器輸出1-->0時(shí)的傳輸延遲
數(shù)據(jù)建立時(shí)間Tsu
Tsu:對(duì)于邊沿觸發(fā)器或主從觸發(fā)器，就是數(shù)據(jù)比時(shí)鐘要早到的最小提前時(shí)間；對(duì)于電位觸發(fā)器，就是數(shù)據(jù)在約定電平E撤除前建立的最小提前時(shí)間。
數(shù)據(jù)保持時(shí)間Th
Th:對(duì)于邊沿觸發(fā)器或主從觸發(fā)器，就是數(shù)據(jù)在約定時(shí)鐘跳變來(lái)到后數(shù)據(jù)還要保持的最小時(shí)間；對(duì)于電位觸發(fā)器，就是數(shù)據(jù)在約定電平E撤除后保持的最小時(shí)間。
直接置0脈沖寬度 tw R D

直接置1脈沖寬度 tw S D

時(shí)鐘脈沖的最小寬度 tw CP及最高時(shí)鐘工作頻率 t maxCP

對(duì)于正沿D觸發(fā)器，CP的負(fù)脈沖寬度應(yīng)大于數(shù)據(jù)建立時(shí)間tsu，因?yàn)樵贑P=0期間數(shù)據(jù)信號(hào)置觸發(fā)器，而正脈沖寬度則應(yīng)大于CP到輸出的傳輸延遲。
對(duì)于主從結(jié)構(gòu)觸發(fā)器， CP的正脈沖寬度應(yīng)大于tsu，，而CP的負(fù)脈沖寬度應(yīng)大于CP到輸出的傳輸延遲。