?ASIC設(shè)計(jì)的平均門數(shù)不斷增加，這迫使設(shè)計(jì)團(tuán)隊(duì)將20%到50%的開發(fā)工作花費(fèi)在與測(cè)試相關(guān)的問(wèn)題上，以達(dá)到良好的測(cè)試覆蓋率。盡管遵循可測(cè)試設(shè)計(jì)(DFT)規(guī)則被認(rèn)為是好做法，但對(duì)嵌入式RAM、多時(shí)鐘域、復(fù)位線和嵌入式IP的測(cè)試處理將顯著影響設(shè)計(jì)進(jìn)度。即使解決了上述所有問(wèn)題，開發(fā)者也幾乎不可能達(dá)到100%的粘著性故障(stuck-at fault)覆蓋率。其結(jié)果是，ASIC設(shè)計(jì)常常在故障覆蓋率低于90%的情況下就投入生產(chǎn)，從而造成不必要的器件缺陷率和板級(jí)故障。

基于流程的方法

??????? 為了在一個(gè)設(shè)計(jì)中插入掃描測(cè)試結(jié)構(gòu)，第一個(gè)要做的步驟是用掃描觸發(fā)器替換所有的觸發(fā)器。有時(shí)候，這可以當(dāng)成綜合過(guò)程的一部分來(lái)做，盡管它以往是在設(shè)計(jì)流程的后期完成。插入掃描觸發(fā)器允許更高程度地控制設(shè)計(jì)中的各個(gè)節(jié)點(diǎn)，從而提高故障覆蓋率。不過(guò)，傳統(tǒng)的掃描技術(shù)不能完全控制或觀測(cè)設(shè)計(jì)中的所有用戶網(wǎng)絡(luò)，因而會(huì)留下許多未測(cè)試的結(jié)構(gòu)。

??????? 最常見一類的掃描觸發(fā)器在數(shù)據(jù)輸入端的前面包含一個(gè)多路復(fù)用器。在測(cè)試模式中，這使得數(shù)據(jù)可以被移進(jìn)觸發(fā)器；在用戶模式中，這允許一個(gè)正常的邏輯信號(hào)被存儲(chǔ)。

傳統(tǒng)的ASIC掃描測(cè)試通常需要以下步驟：

1、準(zhǔn)備一個(gè)測(cè)試時(shí)鐘，而且測(cè)試電路必須允許該時(shí)鐘施加到所有掃描觸發(fā)器上。

2、在測(cè)試期間，所有觸發(fā)器均處于測(cè)試模式。

3、在用戶模式操作期間，所有觸發(fā)器均處于正常工作模式。

??????? 值得注意的是，當(dāng)采用基于多工器的掃描觸發(fā)器時(shí)，多路復(fù)用器通常被插在用戶時(shí)鐘的主路徑上，以便在測(cè)試模式下測(cè)試時(shí)鐘可以被傳遞給所有觸發(fā)器。所有觸發(fā)器將同時(shí)被設(shè)置為測(cè)試模式。

??????? 為達(dá)到足夠的故障覆蓋率和可接受的器件缺陷率，傳統(tǒng)的測(cè)試技術(shù)需要許多DFT規(guī)則。不遵循DFT規(guī)則的后果是，許多故障無(wú)法采用傳統(tǒng)掃描方法進(jìn)行測(cè)試，從而使總的故障覆蓋率受損。

??????? 為了獲得合理的粘著性故障覆蓋率，一個(gè)設(shè)計(jì)通常必須是全同步的。因此，這成為第一個(gè)DFT規(guī)則。不幸的是，許多設(shè)計(jì)、特別是網(wǎng)絡(luò)和通信領(lǐng)域的設(shè)計(jì)需要多個(gè)異步時(shí)鐘，這就不可能不違反這條規(guī)則。而且，為了追求速度，綜合過(guò)程經(jīng)常會(huì)產(chǎn)生重收斂的冗余邏輯結(jié)構(gòu)，這又是違反規(guī)則的。

公認(rèn)的DFT規(guī)則包括：

1、設(shè)計(jì)必須以一個(gè)公共時(shí)鐘為準(zhǔn)，保持完全同步。

2、在測(cè)試期間，存儲(chǔ)單元的異步輸入必須由一個(gè)外部引腳去使能。

3、只能使用專為支持自動(dòng)測(cè)試模式生成(ATPG)而設(shè)計(jì)的連續(xù)庫(kù)單元。有時(shí)要禁止使用下降沿觸發(fā)的觸發(fā)器。

4、不允許有門控時(shí)鐘。它們?cè)跍y(cè)試期間必須旁路掉。

5、不應(yīng)使用內(nèi)部三態(tài)總線；首選是多路復(fù)用器。

6、不允許有組合邏輯環(huán)路；不允許有重收斂的冗余邏輯。

7、在測(cè)試期間，外部總線必須禁止使能。

8、包含不同測(cè)試方法的各個(gè)IP模塊之間的接口必須是完全可測(cè)試的。

自動(dòng)測(cè)試

??????? 實(shí)現(xiàn)自動(dòng)測(cè)試的前提是：如果所有與測(cè)試相關(guān)的電路都嵌入在基礎(chǔ)陣列中，那么與測(cè)試相關(guān)的事情就可以從ASIC開發(fā)過(guò)程中去除。嵌入的自動(dòng)測(cè)試電路不僅獨(dú)立于用戶設(shè)計(jì)，而且是在獲知用戶設(shè)計(jì)之前構(gòu)建的。

??????? 因?yàn)樽詣?dòng)測(cè)試電路嵌入在ASIC的基礎(chǔ)結(jié)構(gòu)中，所以它的工作方式與傳統(tǒng)的掃描測(cè)試非常不同。

??????? 用于傳統(tǒng)ASIC的掃描測(cè)試方法要求設(shè)計(jì)中的所有掃描觸發(fā)器在同一時(shí)間內(nèi)處于測(cè)試模式，而自動(dòng)測(cè)試的順序操作方式允許在任何特定的測(cè)試周期內(nèi)，一些模塊處于測(cè)試模式，而其它模塊仍處于正常模式。在自動(dòng)測(cè)試ASIC內(nèi)的功能模塊具有“控制”和“觀測(cè)”能力。

??????? 通過(guò)隔離單獨(dú)的模塊和網(wǎng)絡(luò)，這使得開發(fā)者可以對(duì)制造過(guò)程進(jìn)行測(cè)試，以完全驗(yàn)證硅片的完整性，而無(wú)需考慮用戶設(shè)計(jì)和DFT規(guī)則。

??????? 為達(dá)到這個(gè)目的，開發(fā)者還需要一種新類型的模塊。這種模塊內(nèi)獨(dú)特的Q_Cell包含“控制”和“觀測(cè)”能力，并且能夠被配置成組合邏輯、觸發(fā)器或RAM。這意味著所有網(wǎng)絡(luò)都能夠被控制，而不論它們是代表時(shí)鐘還是置位/復(fù)位，也不論它們是否是冗余結(jié)構(gòu)或組合邏輯環(huán)路的一部分。

??????? 一種四輸入多工型單元(P_Cell)可以用來(lái)實(shí)現(xiàn)大多數(shù)組合功能，或者與Q_Cell組合在一起，以實(shí)現(xiàn)像全加器這樣的復(fù)雜功能。

??????? 自動(dòng)測(cè)試不僅能同時(shí)捕獲器件內(nèi)所有信號(hào)的狀態(tài)，而且還能恢復(fù)那些狀態(tài)，因此操作可以從任何指定的初始條件下開始。存儲(chǔ)器和觸發(fā)器可以被預(yù)置，以仿真故障或異常的功耗偏差。這個(gè)功能對(duì)于現(xiàn)場(chǎng)診斷問(wèn)題很有用。

??????? 自動(dòng)測(cè)試是一種軟硬件結(jié)合的測(cè)試方法，它取消了所有的DFT規(guī)則，并且總能提供100%的粘著性故障覆蓋率。隨著質(zhì)量要求和器件復(fù)雜度的增高，這種覆蓋率變得越來(lái)越重要。自動(dòng)測(cè)試已經(jīng)成功地用于100多個(gè)結(jié)構(gòu)化ASIC設(shè)計(jì)中，但它也可以應(yīng)用于標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)。