在實(shí)際的測試應(yīng)用中，外圍條件存在很多局限性，接觸電阻、寄生電容和寄生電感無處不在，這些因素都會對測試造成影響?！”疚膶⑦M(jìn)行一次仿真實(shí)驗(yàn)，我們會從這個實(shí)驗(yàn)中了解在實(shí)際電流測試中電容和電感會對它產(chǎn)生什么影響，

　　做過測試的人都知道，當(dāng)我們要測試電流的時候，如果在測試端加了電容，特別是較大的電容后，電流測試就變得不穩(wěn)定，有可能測試值偏大，也有可能需要等到更長的時間才可能測試到穩(wěn)定的電流值，這里面還不包含電容本身的漏電。

　　在這里，我們一起做一個仿真實(shí)驗(yàn)。

　　假設(shè)我們需要測試某個電阻的大小，我們采用加壓測流的方式進(jìn)行測試。我們假設(shè)這個電阻R1的大小為100K左右，我們施加在電阻兩端的電壓 V1=5V，通過測試通過R1（100K）的電流，我們就可以計(jì)算出對應(yīng)的電阻來。如果是在比較理想的條件下，我們可以很容易就測試到50uA左右的電 流，然后通過計(jì)算得到100K的電阻。

　　然而，在實(shí)際的測試應(yīng)用中，由于接觸電阻、電感和電流的存在，都會對測試造成影響。

　　因?yàn)樵趯?shí)際測試中可以采用開爾文的方式進(jìn)行測試，是可以消除接觸電阻的影響的，所以，在這里，只考慮電容和電感的影響。

　　請大家看以下的仿真電路（采用了LTspice IV免費(fèi)仿真軟件，點(diǎn)擊這里下載），我們需要測試通過R1的電流，而這個電流實(shí)際上是測試源V1本身測量到的。在實(shí)際條件下，測試源和需要測試的電阻之間，不可避免的存在寄生電感和寄生電容，我們分別定義為L1和C1。

　　我們可以預(yù)設(shè)一下L1=10nH，C1=10nF，我們假設(shè)V1從0V上升到5V的rising time為1mS。

　　跑一下仿真，我們檢測一下通過V1的電流（測試源測試到的電流），得到的仿真結(jié)果如下：

　　我們可以發(fā)現(xiàn)，電流的峰值達(dá)到了100uA左右（不考慮電流方向），而穩(wěn)定后的電流值應(yīng)該是50uA左右。為什么會有這個100uA的電流產(chǎn)生呢？這個，就是電容的影響。

　　根據(jù)電容的計(jì)算公式，我們可以得到i=C*dV/dt，根據(jù)已知條件，我們可以知道C=10nF，dV=5V， dt=1mS，通過計(jì)算，我們就可以得到i=100uA！如果電容C1計(jì)算增大到1uF呢，我們可以計(jì)算得到i=10mA！當(dāng)然，實(shí)際的V1的 rising time會小一些，這個峰值電流也會小一些。但是，由于電容C1的存在，瞬間的峰值電流仍然可能很大！

　　特別是我們需要測試一些小電流的時候，我們往往需要使用較小的電流量程檔來提高測量精度，但是，由于這個峰值電流的影響，有可能會使得測試源進(jìn)入電流滿量程或者電流鉗位保護(hù)，無法進(jìn)行測試；如果我們提高電流量程檔，卻又會對電流測量精度造成影響！

　　繼續(xù)觀察仿真圖，我們還可以發(fā)現(xiàn)，電流在V1上升的瞬間就開始振蕩，V1穩(wěn)定以后（需要1mS時間），仍然在振蕩，經(jīng)過大約100uS以后才逐漸穩(wěn)定下來。由于電流在振蕩，我們必須等待足夠的時間，待電流穩(wěn)定以后再進(jìn)行測試，否則，就可能造成電流測試的不穩(wěn)定。

　　這是什么原因引起的呢，這是電感的影響！其實(shí)這就是一個LRC電路。L對振蕩時間的影響是最大的。如果我們保持其它條件不變，取L1=100nH，振蕩時間達(dá)到了2mS！而如果取L1=1nH， 振蕩時間只有10uS左右了。

　　通過以上的仿真實(shí)驗(yàn)，我們了解了實(shí)際測試中電容和電感的影響，這就要求我們，設(shè)計(jì)合理的測試線路，減少外圍器件的影響，同時也要盡量優(yōu)化硬件設(shè)計(jì)，盡可能減少寄生電感和電容的影響。