能夠提供更強(qiáng)計(jì)算能力的多核處理器將在安全關(guān)鍵系統(tǒng)中得到廣泛應(yīng)用，但是由于現(xiàn)代處理器所使用的流水線、亂序執(zhí)行、動(dòng)態(tài)分支預(yù)測(cè)、Cache等性能提高機(jī)制以及多核之間的資源共享，使得系統(tǒng)的最壞執(zhí)行時(shí)間分析變得非常困難，為此，國(guó)際學(xué)術(shù)界提出時(shí)間可預(yù)測(cè)系統(tǒng)設(shè)計(jì)的思想，以降低系統(tǒng)的最壞執(zhí)行時(shí)間分析難度．已有研究主要關(guān)注硬件層次及其編譯方法的調(diào)整和優(yōu)化，而較少關(guān)注軟件層次，即，時(shí)間可預(yù)測(cè)多線程代碼的構(gòu)造方法以及到多核硬件平臺(tái)的映射．提出一種基于同步語言模型驅(qū)動(dòng)的時(shí)間可預(yù)測(cè)多線程代碼生成方法，并對(duì)代碼生成器的語義保持進(jìn)行證明：提出一種基于AADL（architecture analysis and design language）的時(shí)間可預(yù)測(cè)多核體系結(jié)構(gòu)模型，作為研究的目標(biāo)平臺(tái)；最后，給出多線程代碼到多核體系結(jié)構(gòu)模型的映射方法，并給出系統(tǒng)性質(zhì)的分析框架．