利用FPGA調試光纖接口接口：

由于與項目需要，前段時間調試了光纖接口，記錄一些設計經(jīng)驗。

設計中采用FPGA控制光纖模塊完成光纖數(shù)據(jù)的收發(fā)，F(xiàn)PGA采用Xilinx公司的Spartan6 LX45T，由于其內(nèi)部自帶的2個GTP收發(fā)器，能作為多種高速通信協(xié)議（千兆以太網(wǎng)、PCI-E，SATA等）的橋梁，且Xilinx提供了免費的ＩＰ核，設計比較方便。

首先，建立ISE工程，添加GTP核，（該過程可參考Xilinx提供的文檔：LogiCORE IP Spartan-6 FPGA GTP Transceiver Wizard v1.11User Guide）

選擇Spartan6 GTP收發(fā)器1.11版本，接下來進行GTP核的設置，

Spartan6 LX45T系列FPGA內(nèi)部有2個GTP核，每個核又具有兩個獨立的通道，因此可根據(jù)自己的需要選擇，

接下來配置GTP速率以及數(shù)據(jù)協(xié)議，很多高速傳輸中都采用的是aurora-8b10b協(xié)議（https://en.wikipedia.org/wiki/8b/10b_encoding），速率以及參考時鐘都可以根據(jù)需要設置（本項目光纖最高速率1.25Gbps），

接下來是協(xié)議的一些配置選項，各個選項的含義可以參考RocketIO? Transceiver User Guide 和 Spartan-6 FPGA GTP Transceivers，里面有這些選項的詳細說明，

這里選擇數(shù)據(jù)傳輸中的逗號對齊，比較重要，主要是用于數(shù)據(jù)告訴傳輸中的數(shù)據(jù)對齊，后面幾頁的配置默認就可以。

最后工程生成以后可以直接打開GTP核工程，編譯后便可進行modelsim仿真，仿真結果一般都不會出現(xiàn)問題。

最后，可根據(jù)自己的需要修改源代碼，其中，比較關鍵的地方需要注意：

1、 TXCHARISK參數(shù)，該參數(shù)用于指明當前數(shù)據(jù)是否為對齊字符（K28.5，即0xBC），當發(fā)送對齊字符時，必須TXCHARISK=1，當然0xBC也可以作為實際數(shù)據(jù)，只要TXCHARISK=0，就不會認為該數(shù)據(jù)為對齊字符；

2、 數(shù)據(jù)寬度問題，在設置GTP速率及協(xié)議的時候，注意數(shù)據(jù)寬度的選擇，若選擇16bits或者32bits，則數(shù)據(jù)在接收端可能會發(fā)生錯位現(xiàn)象，（發(fā)送0x0102，接收到為0x0201），仿真時不會出現(xiàn)問題，因為在Frame_check中進行了判斷，若發(fā)生錯位，會得到糾正，但選擇8bits則不會出現(xiàn)該問題，省去了后續(xù)的糾錯任務；

3、 約束文件問題，打開GTP核工程后，可以看到有兩個約束文件，一個是GTP屬性，一個是頂層約束，

INST mgt1_0t1r_i/tile0_mgt1_0t1r_i/gtpa1_dual_i CLKINDC_B_0

NET “tile0_txusrclk0_i” TNM_NET = “tile0_txusrclk0_i”;

TIMESPEC “TS_tile0_txusrclk0_i” = PERIOD “tile0_txusrclk0_i” 8.0;

若設計者希望建立自己的頂層文件，并在頂層文件中例化GTP核，則需要在約束語句上加上頂層例化名稱：

INST gtp_top_i/mgt1_0t1r_i/tile0_mgt1_0t1r_i/gtpa1_dual_i CLKINDC_B_0

NET “ gtp_top_i/tile0_txusrclk0_i” TNM_NET = “tile0_txusrclk0_i”;

TIMESPEC “TS_tile0_txusrclk0_i” = PERIOD “tile0_txusrclk0_i” 8.0;

其中，具體設計細節(jié)可參考上面提到的3個參考文檔。在硬件實現(xiàn)上，主要需要配置GTP的差分時鐘，光纖的RX、TX和GTP的RX、TX連接。