?

? MRAM是一種非易失性存儲技術(shù)，通過磁致電阻的變化來表示二進(jìn)制中的0和1，從而實現(xiàn)數(shù)據(jù)的存儲。由于產(chǎn)品本身具備非易失性，讓其在斷電情況下依然可以保留數(shù)據(jù)信息，并擁有不遜色于DRAM內(nèi)存的容量密度和使用壽命，平均能耗也遠(yuǎn)低于DRAM。 被大廠看好的未來之星，非它莫屬。 ?

01 三星：新里程碑

目前三星仍然是全球?qū)＠谝唬?002年三星宣布研發(fā)MRAM，2005年三星率先研究STT-MRAM，但是此后的十年間，三星對MRAM的研發(fā)一直不溫不火，成本和工藝的限制，讓三星的MRAM研發(fā)逐漸走向低調(diào)。2014年，三星與意法半導(dǎo)體簽訂28nmFD-SOI技術(shù)（一種與FinFET齊名的技術(shù)）多資源制造全方位合作協(xié)議，授權(quán)三星在芯片量產(chǎn)中利用意法半導(dǎo)體的FD-SOI技術(shù)。當(dāng)年，三星成功生產(chǎn)出8MbeMRAM，并利用28nmFDS，在2019年成功量產(chǎn)首款商用eMRAM。2020年，三星首批基于eMRAM的商用產(chǎn)品上市，由其制造的Sony GPS SoCs(28nm FDSOI)被用于華為的智能手表，以及由臺積電采用22nm超低漏電制程(ULL)制造的Ambiq低功耗MCU。 2022年12月，三星在著名的微電子和納米電子會議IEEE國際電子器件會議(IEDM)上發(fā)表了一篇題為"面向非易失性RAM應(yīng)用的全球最節(jié)能MRAM技術(shù)"的論文。該論文介紹了基于三星28納米和14納米邏輯工藝節(jié)點的面向非易失性RAM的產(chǎn)品技術(shù)。作為對該論文所分享的杰出研究和突破性成果的認(rèn)可，該論文被選為IEDM存儲器類別的亮點論文。憑借這一認(rèn)可，三星達(dá)到了一個新的里程碑。 具體而言，增強型磁隧道結(jié)（MTJ）堆棧工藝技術(shù)大幅降低了寫入錯誤率（WER）。

此外，MTJ還從以前的28納米節(jié)點提升到14納米FinFET工藝，實現(xiàn)了33%的面積縮放。這種芯片級尺寸允許在同一晶圓上生產(chǎn)更多芯片，從而產(chǎn)生更多的凈芯片。此外，它還使讀取周期時間縮短了2.6倍，16Mb的封裝尺寸也縮小到了30平方毫米，是目前業(yè)界最小的商用尺寸。該解決方案在-25°C溫度條件下可提供超過1E142個周期的近乎無限的耐用性。不過，最重要的成就可能還是同類最佳的能效，在54MB/s帶寬條件下，主動讀取和寫入功耗分別為14mW和27mW。 三星電子eMRAM的兩大新成就是開關(guān)效率提高和MTJ擴展。開關(guān)效率是衡量eMRAM性能的關(guān)鍵指標(biāo)。例如在8Mb陣列上重復(fù)進(jìn)行的單位WER測試結(jié)果表明，芯片中的WER分布降低了20%。

通過應(yīng)用MTJ堆棧工程，可以驗證WER達(dá)到個位數(shù)ppb5水平。 eMRAM的第二大成就是改進(jìn)了MTJ擴展。在eMRAM架構(gòu)中，由于開關(guān)電流與MTJ位面積成正比，因此有必要減小MTJ的尺寸，以降低每個位的寫入能量。然而，在MTJ縮放過程中，由于單元電阻的增加和變化，耐久性和讀取裕度都會下降。在創(chuàng)新和獨創(chuàng)性方面，三星的研究團隊對隧道勢壘工藝進(jìn)行了重大改進(jìn)，將電阻面積減少了25%，短故障率降低了2.75倍。與閃存型eMRAM相比，通過將MTJ的尺寸縮小25%，降低了NVM型eMRAM的有源寫入電流，同時還確保了MTJ尺寸控制所需的足夠制造余量。 三星目標(biāo)是到2026年實現(xiàn)8納米制程，到2027年實現(xiàn)5納米制程。 MTJ在后端（BEOL）金屬布線工藝之間形成，不會影響邏輯基線，從而使MRAM能夠在MTJ工藝變化最小的情況下縮減到FinFET節(jié)點。利用這一優(yōu)勢，三星正在從28納米eMRAM技術(shù)升級到14納米FinFET工藝。這種14納米eMRAM目前正在開發(fā)中，符合AEC-Q1007Grade1標(biāo)準(zhǔn)（汽車半導(dǎo)體可靠性測試的全球標(biāo)準(zhǔn)）。目標(biāo)是在2024年之前完成開發(fā)。 此前三星披露了其開發(fā)業(yè)界首個5納米eMRAM的計劃。除了到2024年推出14納米eMRAM之外，該公司還計劃到2026年和2027年分別推出8納米和5納米eMRAM，進(jìn)一步擴大其eMRAM產(chǎn)品組合。與14納米工藝相比，8納米eMRAM的密度預(yù)計將提高30%，速度提高33%。 這項內(nèi)存技術(shù)有望引領(lǐng)電動汽車和自動駕駛汽車時代的到來。

?02 英特爾：自主研發(fā)

在過去幾年里，包括臺積電、英特爾、三星、SK海力士等晶圓代工廠和IDM，相繼大力投入MRAM研發(fā)。 EETimes發(fā)布一份報告顯示，英特爾自主研發(fā)的商用MRAM(磁阻隨機存取存儲器)已經(jīng)做好大批量生產(chǎn)的準(zhǔn)備。提交這篇論文的英特爾工程師Ligiong Wei表示：“英特爾嵌入式MRAM技術(shù)可在200攝氏度下實現(xiàn)長達(dá)10年的記憶期，并可在超過100萬個開關(guān)周期內(nèi)實現(xiàn)持久性。由于具有省電的特性，英特爾的嵌入式MRAM很有可能率先用在移動設(shè)備上，例如物聯(lián)網(wǎng) (IoT) 之類的設(shè)備商應(yīng)用，通海還能搭上5G世代的列車?！?/p>

?03 優(yōu)勢 成本更低、能耗更低、非揮發(fā)性且抗輻射

片上系統(tǒng)(SoC)嚴(yán)重依賴SRAM技術(shù)來高速訪問常用數(shù)據(jù)。SRAM無處不在：可能每個SoC、ASSP和處理器都使用SRAM，并且對于許多設(shè)備（尤其是處理器）來說，大部分芯片總面積可能被SRAM占據(jù)。 性能是SRAM的主要優(yōu)勢，但它是以犧牲芯片面積和功耗為代價的。與大多數(shù)其他類型的存儲器相比，SRAM存儲器非常大：對于相同的位數(shù)，SRAM比DRAM大20-30倍，可能比閃存大100倍以上。

SRAM的速度、靈活性以及與CMOS工藝的輕松集成帶來了顯著的芯片成本損失。 SRAM的另一個弱點是漏電，這會導(dǎo)致待機功耗。對于電池供電的物聯(lián)網(wǎng)(IoT)設(shè)備來說，高待機功耗可能是一個大問題，因為許多設(shè)備大部分時間都處于閑置狀態(tài)。如果電池在閑置期間耗盡，電池壽命就會受到嚴(yán)重影響?？紤]到這一點，SRAM的性能是以高昂的成本為代價的。 此外，使用SRAM的嵌入式系統(tǒng)必須在系統(tǒng)進(jìn)入睡眠狀態(tài)時存儲所有持久數(shù)據(jù)。代碼和用于在啟動時配置或個性化系統(tǒng)的數(shù)據(jù)也需要存儲。閃存非易失性存儲器(NVM)傳統(tǒng)上擔(dān)任此角色，但閃存技術(shù)具有顯著的寫入、讀取和擦除限制，增加了系統(tǒng)的復(fù)雜性。 多年來，半導(dǎo)體行業(yè)一直在努力尋找一種可以取代SRAM并消除對NVM需求的存儲技術(shù)；然而，直到最近，還沒有找到合適的替代內(nèi)存技術(shù)。許多候選人來了又走，受到費用、復(fù)雜性或許多其他問題的困擾，使他們不適合商業(yè)生產(chǎn)。然而，一種這樣的替代技術(shù)即將在SRAM上取得進(jìn)展：MRAM。 MRAM，即磁阻RAM，是一種新興的持久性存儲器技術(shù)，已實現(xiàn)商業(yè)化生產(chǎn)。與SRAM和傳統(tǒng)NVM相比，它具有以下主要優(yōu)點：

與SRAM一樣，它是可字節(jié)尋址的，但與NVM不同。

性能與SRAM相當(dāng)，遠(yuǎn)高于NVM。

MRAM的耐用性可以與SRAM相匹配，而SRAM的耐用性比NVM高出許多數(shù)量級。

MRAM沒有與NVM相關(guān)的復(fù)雜缺點，例如扇區(qū)擦除和磨損均衡。

雖然這些特性使MRAM與SRAM更加接近，但MRAM與SRAM之間有四個關(guān)鍵特性：成本、漏電流、非易失性和抗輻射性?？紤]到這四個因素，MRAM抓住了SRAM和NVM技術(shù)的最佳特性，同時避免了很多缺點。 成本不到SRAM的一半

MRAM塊的大小約為等效SRAM塊的三分之一。 無晶圓廠公司通常依賴其代工廠或?qū)I(yè)內(nèi)存供應(yīng)商提供SRAM塊，而代工廠會嚴(yán)格優(yōu)化其SRAM位單元，將其視為關(guān)鍵知識產(chǎn)權(quán)。不根據(jù)所需的整體性能，而是特別根據(jù)該節(jié)點可用的SRAM技術(shù)來選擇技術(shù)節(jié)點的情況并不罕見。如果SRAM要求規(guī)定了比電路其余部分要求更激進(jìn)的節(jié)點（特別是不跨節(jié)點擴展的電路，例如模擬或高壓電路），那么芯片成本可能會大幅上升。顯示驅(qū)動器IC是這種現(xiàn)象的一個典型例子。 SRAM的主要問題是位單元的大小——即使代工廠對其進(jìn)行了高度優(yōu)化。SRAM位單元使用六到八個晶體管。甚至還有所謂的“非易失性SRAM”單元需要12個晶體管，這使得它們超出了任何不惜任何代價對持久性有強烈需求的應(yīng)用的成本范圍。 隨著技術(shù)節(jié)點的進(jìn)步，SRAM的大小問題越來越突出。

? 相比之下，MRAM在其存儲單元中使用單個晶體管。該晶體管與提供存儲的磁阻結(jié)構(gòu)相結(jié)合，因此存儲器陣列內(nèi)不需要其他支持晶體管。因此，包括外圍電路在內(nèi)的完整MRAM存儲塊的大小約為等效SRAM塊的三分之一，或者小三分之二。這種關(guān)系在更先進(jìn)的節(jié)點上會變得更加明顯——也就是說，MRAM的大小可能是SRAM的四分之一，在10納米或更小的節(jié)點上甚至可能更小。

此特性的關(guān)鍵是磁阻元件，稱為磁隧道結(jié)（或MTJ）。與SRAM（純CMOS）相比，它需要三個額外的處理步驟。這就形成了一種微妙的成本動態(tài)：這些額外的步驟使整體晶圓成本增加了5-11%，但芯片尺寸的節(jié)省卻非?？捎^，特別是對于大量使用SRAM的設(shè)計，以至于用MRAM替換SRAM會導(dǎo)致顯著降低模具成本。

?04 未來：MRAM塑造人工智能和機器學(xué)習(xí)的未來

由于物理極限，半導(dǎo)體的制程微縮已經(jīng)漸至瓶頸，經(jīng)過多年發(fā)展的DRAM內(nèi)存和NAND閃存已經(jīng)難有潛力再挖。作為新興技術(shù)的MRAM則擁有很多發(fā)展空間。除了英特爾，臺積電在去年也傳出有一重啟MRAM產(chǎn)品的研發(fā)計劃。 到目前為止，多種存儲器介質(zhì)被研究用于構(gòu)建存算一體系統(tǒng)，包括基于電荷存儲原理的傳統(tǒng)存儲器和基于電阻存儲原理的新型存儲器。傳統(tǒng)存儲器主要包括SRAM、DRAM和Flash。其中SRAM和DRAM是易失性器件，頻繁的刷新并不利于降低功耗。而Flash雖然是非易失性的，但是隨著讀寫次數(shù)增加，浮柵氧化層會逐漸失效，反復(fù)讀寫可靠性很低。因此，各種基于電阻改變的新型存儲器是實現(xiàn)存算一體的有效載體。

YoleDevelopment分析稱，到2024年，MRAM的市場規(guī)模將增加40倍，制造工藝將減少到16nm，存儲容量則會從1Gbit增加到8Gbit。2018年至2024年間，MRAM市場規(guī)模將以年均85％的速度增長，到2024年將達(dá)到17.8億美元?，F(xiàn)在已經(jīng)較為成熟的eMRAM在2026年市場規(guī)模將達(dá)到約17億美元，相當(dāng)于整個新興eNVM市場的76%左右。 MRAM在工業(yè)應(yīng)用中也有廣闊的前景，分析師表示，工業(yè)應(yīng)用程序需要具有非常快的寫入能力，且需要非易失性存儲，但NAND閃存、NOR閃存和EEPROM的寫入速度都非常慢，并且消耗大量電力，而額外搭配電池的SRAM，每隔幾年就需要更換電池，對比之下MRAM更為合適。 隨著汽車的電子化，對滿足汽車惡劣駕駛環(huán)境、快速耐用的非易失性解決方案的需求正在逐漸增加。MRAM具有近乎無限的耐久性及高可靠性，是能夠滿足電子應(yīng)用程序中這種市場需求的非易失性存儲器，最為理想。2022年，瑞薩電子宣布推出STT-MRAM測試芯片，其表示，與采用FEOL制造的閃存相比，在22nm以下工藝中，采用BEOL制造的MRAM具有優(yōu)勢，因為它與現(xiàn)有CMOS兼容邏輯工藝技術(shù)，并且對額外掩模層的需求更小。

編輯：黃飛

?