為什么DDR5要設(shè)計sub channel的概念，sub channel的設(shè)計初衷是什么？一個sub channel的帶寬是32bit，要組成一個64bit的cache line豈不是還是需要兩個channel同時工作？

首先引入2個概念:

1、Burst Length: 突發(fā)(Burst) 是指在同一行中相鄰的存儲單元連續(xù)進(jìn)行數(shù)據(jù)傳輸?shù)姆绞健＿B續(xù)傳輸?shù)闹芷跀?shù)就是突發(fā)長度 (Burst Lengths，簡稱BL)。

對于DDR3和DDR4內(nèi)存，其BL=8: 對于DDR5內(nèi)存，其BL=16.

2、Cache line: 我們知道CPU是不能直接讀取內(nèi)存當(dāng)中的數(shù)據(jù)，CPU要想讀取內(nèi)存當(dāng)中的數(shù)據(jù)，首先要將數(shù)據(jù)從內(nèi)存里加載到高速緩存cache中，然后再讀取cache中的數(shù)據(jù)

我們將一個cache平均分成相等的很多塊，每一個塊大小我們稱之為cache line。

例如: 一個32 Bytes大小的cache，如果我們將其平均分成32塊，那么每一塊cache line就是1Byte，總共有32行cache line。如果我們將其平均分成8塊，那么cache line大小就是4 Bytes，總共8行cache line。

cache line是cache和內(nèi)存之間數(shù)據(jù)傳輸?shù)淖钚挝?。什么是最小單?

例: cache從Memory獲取數(shù)據(jù)的最小單位是64Bytes，當(dāng)cache要從內(nèi)存里讀取一個32 Bytes的數(shù)據(jù)時，不會只把這32 Bytes的數(shù)據(jù)讀進(jìn)來，而是會把64 Bytes的數(shù)據(jù)一起讀進(jìn)來

而對于X86架構(gòu)的CPU來講，它的Cache line大小正好就是64Bytes。

在我們DDR4時，數(shù)據(jù)位寬是64位的，就是我們一次讀寫64bit的數(shù)據(jù)，每次讀寫最高的BurstLength是8位，乘起來就是64bit*8=512bit=64Byte，也就是我們X86架構(gòu)的CPU cache line 的大小。

那么到了DDR5的時候，每次讀寫最高的Burst Length變?yōu)榱?6位，如果我們的通道還是維持64bit的位寬，那么我們乘起來就是64bit*16=1024bit，1024bit超過了我們的cpu cache line%的傳統(tǒng)大小。如果我們依然要這么做的話，那么我們的內(nèi)存控制器的架構(gòu)，從底層硬件到上層讀寫數(shù)據(jù)的軟件配套都要去改，這樣改動就非常大。所以在DDR5時，就引入了sub-channel的概念

每個sub-channel有效數(shù)據(jù)位是32位，32bit*16 (Burst Length) =512bit，這樣就能夠滿足我們cpu cache line 的需求。所以就是DDR5引入sub-channel的原因。

Reference：為什么DDR5要在一個dimm里面設(shè)計兩個channel？- 知乎 (zhihu.com)

審核編輯：黃飛

?