同任何IP模塊一樣，存儲器必須接受測試。但與很多別的IP模塊不同，存儲器測試不是簡單的通過/失敗檢測。存儲器通常都設(shè)計(jì)了能夠用來應(yīng)對制程缺陷的冗余行列，從而使片上系統(tǒng)（SoC）良率提高到90%或更高。相應(yīng)地，由于知道缺陷是可以修復(fù)的，冗余性允許存儲器設(shè)計(jì)者將制程節(jié)點(diǎn)推向極限。測試過程已經(jīng)成為設(shè)計(jì)-制造過程越來越重要的補(bǔ)充。

　　存儲器測試始終要面臨一系列特有的問題?，F(xiàn)在，隨著FinFET存儲器的出現(xiàn)，需要克服更多的挑戰(zhàn)。這份白皮書涵蓋：

　　FinFET存儲器帶來的新的設(shè)計(jì)復(fù)雜性、缺陷覆蓋和良率挑戰(zhàn)

　　怎樣綜合測試算法以檢測和診斷FinFET存儲器具體缺陷

　　如何通過內(nèi)建自測試（BIST）基礎(chǔ)架構(gòu)與高效測試和維修能力的結(jié)合來幫助保證FinFET存儲器的高良率

　　雖然這份白皮書以FinFET工藝（制程）為重點(diǎn)，但其中很多挑戰(zhàn)并非針對特定制程。這里呈現(xiàn)的存儲器測試的新問題跟所有存儲器都有關(guān)，無論是Synopsys還是第三方IP供應(yīng)商提供的或是內(nèi)部設(shè)計(jì)的。

　　FinFET與平面工藝比較

　　英特爾首先使用了22nm FinFET工藝，其他主要代工廠則在14/16nm及以下相繼加入。自此，F(xiàn)inFET工藝的流行

　　性和重要性始終在增長。如圖1所示。

　　圖1：90nm 到 7/5nm FinFET工藝節(jié)點(diǎn)下活躍設(shè)計(jì)及投片項(xiàng)目的增長

　　要理解FinFET架構(gòu)，設(shè)計(jì)人員首先應(yīng)與平面架構(gòu)進(jìn)行溝道對比，如圖2所示。左圖標(biāo)識平面晶體管。改為FinFET的制程相關(guān)的主要動機(jī)是制程工程師所謂的“短溝道效應(yīng)”和設(shè)計(jì)工程師所謂的“漏電”。當(dāng)柵極下面的溝道太短且太深以至于柵極無法正常地控制它時，即使在其“關(guān)閉”的情況下，其仍然會局部“打開”而有漏電電流流動，造成極高的靜態(tài)功率耗散。

　　中間這張圖指示的是FinFET。鰭片（灰色）較薄，柵極將它周圍完全裹住。鰭片穿過柵極的所有溝道部分充分受控，漏電很小。從工藝上說，這種溝道將載流子完全耗盡。這種架構(gòu)一般使用多個鰭片（兩個或三個），但未來工藝也可能使用更多鰭片。多鰭片的使用提供了比單鰭片更好的控制。

　　使用多鰭片突出了FinFET與平面架構(gòu)之間的重大差異。平面工藝使用晶體管寬度和長度尺寸的二維界面。而在FinFET中，鰭片大小是固定不變的，柵極厚度（其定義了溝道長度）也是固定不變的。改變FinFET的唯一參數(shù)是鰭片數(shù)量，而且必須是整數(shù)。比如：不可能有2？ （兩個半）鰭片。

　　圖2：平面架構(gòu)與FinFET架構(gòu)對比

　　FinFET降低了工作電壓，提高了晶體管效率，對靜態(tài)功耗（線性）和動態(tài)功耗（二次方）都有積極作用。可節(jié)省高達(dá)50%的功耗。性能也更高——在0.7V上，性能（吞吐量）比平面工藝高37%。

　　FinFET復(fù)雜性帶來了制造困難

　　與平面工藝相比，F(xiàn)inFET的復(fù)雜性一般會導(dǎo)致更加昂貴的制造工藝，至少初期是這樣。隨著代工廠經(jīng)驗(yàn)不斷豐富和對工藝過程的控制越來越嫻熟，這些成本可能會下降，但就目前而言，放棄平面工藝的話會增加成本。

　　FinFET還存在熱挑戰(zhàn)。由于鰭片直立，晶片的基體（襯底）起不到散熱片的作用，這可能導(dǎo)致性能下降和老化。熱挑戰(zhàn)還會影響修復(fù)，因?yàn)樵谀承┣闆r下，存儲器不僅需要在生產(chǎn)測試中修復(fù)，以后還需要在現(xiàn)場修復(fù)。

　　在使該工藝投產(chǎn)、擴(kuò)大到量產(chǎn)等情況下，代工廠必須考慮這些挑戰(zhàn)。一般來說，代工廠還要負(fù)責(zé)存儲器位單元，需要對其做全面分析（通過模擬）和鑒定（通過運(yùn)行晶圓）。IP提供商，無論是存儲器、標(biāo)準(zhǔn)單元還是接口提供商，也要在構(gòu)建自己的布局的同時考慮這些問題。

　　SoC設(shè)計(jì)人員受到的影響不大，至少對于數(shù)字設(shè)計(jì)流程來說是這樣。一般來說，設(shè)計(jì)人員見到鰭片的次數(shù)絕不會比他們以往見到晶體管的次數(shù)更多，除非他們想在其布局與布線工具所使用的，采用金屬結(jié)構(gòu)進(jìn)行連接的標(biāo)準(zhǔn)單元內(nèi)部一探究竟。

　　STAR存儲器系統(tǒng)

　　Synopsys生態(tài)系統(tǒng)（圖3）包括創(chuàng)建布局、完成提取、模擬等需要的所有工具。Synopsys內(nèi)部各IP小組能夠充分利用完整的Synopsys工具套件來設(shè)計(jì)、驗(yàn)證并測試Synopsys IP，包括存儲器在內(nèi)。

　　圖3：Synopsys工具套件

　　Synopsys已經(jīng)從最底層起搭建了自己的專門知識。他們與所有不同的FinFET廠家均構(gòu)建了多個測試芯片：三星、TSMC、英特爾、GLOBALFOUNDRIES和UMC。截止2015年8月，Synopsys運(yùn)行過的FinFET測試芯片有50個以上。這些芯片均使用了被稱之為DesignWare？STAR存儲器系統(tǒng)？的Synopsys測試和修復(fù)解決方案，其中STAR表示自測試與修復(fù)。

　　自測試和修復(fù)曾經(jīng)在很多代工藝制程上使用過，不只是FinFET。通過不斷投入，Synopsys改善了STAR存儲器系統(tǒng)。圖4中，STAR存儲器系統(tǒng)用紫色方塊指示。它們包含STAR存儲器系統(tǒng)IP編譯器生成的RTL模塊以應(yīng)對各種存儲器：SRAM、雙端口、單端口、寄存器文件等。包裝器通過STAR存儲器系統(tǒng)處理器聯(lián)系在一起，這些處理器向整個系統(tǒng)的總管理器即STAR存儲器系統(tǒng)服務(wù)器報告，而服務(wù)器則轉(zhuǎn)而提供所有必要的調(diào)度和握手信號。外部接口則經(jīng)由JTAG測試訪問端口（TAP）控制器。

　　圖4：DesignWare STAR存儲器系統(tǒng)：針對制程優(yōu)化了的存儲器測試、修復(fù) & 診斷

　　每個STAR存儲器系統(tǒng)處理器的能力都足以處理芯片上的檢測、診斷和缺陷修復(fù)。連接和配置所有紫色方框可能比較耗時且容易出錯，所以STAR存儲器系統(tǒng)還實(shí)現(xiàn)了以下工作的自動化：

　　生成、插入和確認(rèn)配置

　　完成測試向量的生成

　　執(zhí)行故障分類

　　定位失效

　　糾錯（如果可能）

　　Synopsys將所有這些自動化步驟映射在FinFET工藝上，以便處理與FinFET存儲器有關(guān)的新的分類和失效問題。

　　自2012年起，Synopsys就一直與產(chǎn)業(yè)生態(tài)系統(tǒng)中得以較早接觸制程參數(shù)的存儲器設(shè)計(jì)人員合作。在多個FinFET廠家的配合下，Synopsys分析了他們的位單元，也檢查、驗(yàn)證了他們的模型，創(chuàng)建測試芯片并在Synopsys內(nèi)部實(shí)驗(yàn)室中直接對硅芯片進(jìn)行了分析。這個過程讓Synopsys加深了對FinFET缺陷問題的認(rèn)識，使Synopsys可以優(yōu)化STAR存儲器系統(tǒng)來解決它們。