欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA未來的形態(tài)分析和應(yīng)用介紹

lC49_半導(dǎo)體 ? 來源:djl ? 2019-08-27 10:27 ? 次閱讀

早前,Xilinx宣布其新一代基于ACAP架構(gòu)的芯片系列Versal已經(jīng)正式出貨給第一批客戶,并將在今年下半年正式大規(guī)模出貨。這也意味著Xilinx研發(fā)多年的新架構(gòu)終于到了經(jīng)歷市場檢驗的階段。

自從Xilinx從2018年發(fā)布ACAP架構(gòu)以來,該架構(gòu)就得到了行業(yè)的高度關(guān)注。ACAP全稱“靈活計算加速平臺”(Adaptive Computation Acceleration Platform),該芯片不僅包含了FPGA的可配置邏輯,還包含了ARM核,以及AI Engine和DSP Engine。這意味著使用ACAP架構(gòu)的芯片將可以滿足三種需求:ARM核可以運(yùn)行一些通用化且對性能需求不高的任務(wù),例如操作系統(tǒng);FPGA可配置邏輯可以運(yùn)行定制化邏輯;而AI Engine則可以運(yùn)行AI相關(guān)的高性能專用計算,例如矩陣運(yùn)算等。

ACAP架構(gòu)里新加入的AI Engine是大家關(guān)注的焦點。根據(jù)Xilinx發(fā)布的資料,該AI Engine是一組SIMD核陣列,每個核都包含了完整的RISC處理器、定點SIMD處理單元、浮點SIMD處理單元以及本地內(nèi)存。每個核之間還可以通過片上網(wǎng)絡(luò)(NoC)連接到一起,從而可以實現(xiàn)高度靈活的數(shù)據(jù)流。這樣的架構(gòu),事實上類似眾核架構(gòu)。在這次發(fā)布的Versal AI Core系列芯片中,將會集成128-400個AI Engine,從而實現(xiàn)43-133TOPS的INT8定點計算能力。

關(guān)于FPGA未來的形態(tài)分析和應(yīng)用介紹

關(guān)于FPGA未來的形態(tài)分析和應(yīng)用介紹

FPGA的演化邏輯

為什么Xilinx會在FPGA里面加入專用的AI Engine呢?我們不妨回顧一下FPGA的發(fā)展歷史。

在FPGA最初出現(xiàn)的時候,其最大的賣點是可以配置成任意的邏輯,只要邏輯容量不超過FPGA的上限即可。最初人們對于FPGA的期望是滿足其功能需求。

在這樣的預(yù)期下,使用FPGA的系統(tǒng)可以劃分為兩個部分,一個是使用通用處理器實現(xiàn)的高速處理部分,而另一部分是使用FPGA實現(xiàn)的特殊功能部分。換句話說,F(xiàn)PGA的主要角色是協(xié)處理器。

然而,隨著用戶的需求和FPGA公司的業(yè)務(wù)擴(kuò)展,F(xiàn)PGA并不滿足于只當(dāng)一個協(xié)處理器。從用戶角度來說,事實上這種主-從處理器的系統(tǒng)在設(shè)計和集成的時候會比較麻煩,如何正確處理主-從處理器之間的可靠互聯(lián)和數(shù)據(jù)通信協(xié)議設(shè)計都需要不少功夫。隨著FPGA容量的增大,不少用戶試著在FPGA上部署一個處理器核來跑OS并控制其余部分的可編程邏輯。然而,這樣的效率很低,因為處理器核是一種通用處理器,而FPGA事實上最合適的領(lǐng)域是定制化邏輯而非通用處理器。從Xilinx和Altera這樣的FPGA公司業(yè)務(wù)來說,F(xiàn)PGA作為協(xié)處理器的市場可以提供的利潤率顯然會小于整個系統(tǒng)的利潤率。因此,基于供需雙方的需求,Xilinx推出了包含了ARM硬核和FPGA的Zynq系列芯片,而Altera也推出了類似概念的Altera SoC系列產(chǎn)品。

在Zynq和Altera SoC這類的產(chǎn)品中,包含了一個ARM處理器硬核,以及可編程邏輯。由于處理器是硬核,因此可以運(yùn)行在GHz這樣的頻率范圍,相比之前跑在FPGA上的軟核只能跑到100MHz這樣的頻率,可以說集成ARM硬核是大大提升了通用處理器核的性能,使其不再成為系統(tǒng)的性能瓶頸。此外,由于ARM硬核和FPGA集成在同一塊芯片上,因此處理器和FPGA之間有著豐富的高速互聯(lián)資源,從而讓ARM硬核和FPGA邏輯之間的數(shù)據(jù)交換變得高效。同時在工具鏈上,對于ARM核+FPGA的協(xié)同工作也提供了很好的支持。這樣幾個要素組合在一起,就實現(xiàn)了一個重要的突破,即這樣一個包含ARM核和FPGA的芯片在不少場景下可以直接作為一個系統(tǒng)工作,而不再依賴于其他主處理器了。因此,集成了ARM核的FPGA就不再是一個協(xié)處理器,而是可以作為一個主處理器。

到了今天,隨著FPGA目標(biāo)人工智能市場,事實上又出現(xiàn)了之前同樣的情況:不少用戶希望用FPGA實現(xiàn)人工智能計算,但是FPGA實現(xiàn)人工智能計算的能力有限,而另一方面主流人工智能計算其實都相當(dāng)規(guī)則,基本都是基于矩陣運(yùn)算,因此Xilinx在ACAP的架構(gòu)中主動加入了能靈活支持這類人工智能運(yùn)算的硬核——AI Engine,從而希望能作為完整的系統(tǒng)支持人工智能計算,并慢慢從芯片廠商走向系統(tǒng)廠商。

ACAP對于人工智能市場的影響

ACAP主要針對的市場是云端和邊緣計算市場。云端市場即數(shù)據(jù)中心的服務(wù)器,在此類應(yīng)用中,ACAP可望作為用于加速人工智能計算的加速卡進(jìn)入服務(wù)器。目前,亞馬遜AWS已經(jīng)有不少部署了Xilinx FPGA的服務(wù)器,隨著ACAP的發(fā)布,可望會有更多FPGA進(jìn)入此類云計算市場。值得注意的是,ACAP主要的強(qiáng)項是低精度定點計算(INT8),因此針對的AI應(yīng)用主要是推理,而作為云端人工智能重要應(yīng)用的訓(xùn)練仍然會需要擅長浮點運(yùn)算的GPU。而在AI推理方面,F(xiàn)PGA相比GPU的優(yōu)勢是功耗小并且可定制,因此會在該領(lǐng)域與GPU競爭市場份額。然而,相比GPU完整的開發(fā)者生態(tài),F(xiàn)PGA的開發(fā)生態(tài)仍然不夠成熟,因此工具鏈等開發(fā)生態(tài)可能會成為充分開啟FPGA潛力的關(guān)鍵點。

關(guān)于FPGA未來的形態(tài)分析和應(yīng)用介紹

在云端市場之外,邊緣計算將是ACAP的重點市場。邊緣計算介于終端節(jié)點和云之間,邊緣服務(wù)器部署在物聯(lián)網(wǎng)終端附近,它收集終端設(shè)備的信息并做就近處理,同時將必要的信息再上傳至云端。物聯(lián)網(wǎng)、5G自動駕駛技術(shù)在大大增加邊緣計算市場潛力的同時,也對邊緣計算提出了新的需求,需要邊緣計算在做網(wǎng)絡(luò)操作和數(shù)據(jù)存儲之外,還要能實現(xiàn)實時人工智能計算,而這也是ACAP主要針對的市場。事實上,通信基站本來就是FPGA的主要市場之一,因此隨著5G結(jié)合邊緣計算和人工智能的概念,ACAP顯然也能迎合這樣的潮流,從而有望隨著5G+概念的崛起占領(lǐng)更多通信市場。

對于人工智能芯片初創(chuàng)公司來說,ACAP將會在云端和邊緣計算端成為一個有力的競爭者??紤]ACAP的計算能力(40-100TOPS),我們認(rèn)為ACAP在邊緣計算方面將有非常強(qiáng)的競爭力(在云端對于算力的需求將會很快超過100TOPS,因此ACAP或許將更多發(fā)揮其在可配置而非算力方面的優(yōu)勢)。由于FPGA成本較高,因此我們認(rèn)為ACAP將會更多面對高端市場,但是從整體上來說,我們認(rèn)為ACAP將會成為Xilinx進(jìn)軍人工智能市場的一把利器。

對于Xilinx FPGA的老對手——Intel來說,應(yīng)對Xilinx ACAP的策略并非針鋒相對推出另一款功能相近的芯片,而是利用自身在封裝工藝上的優(yōu)勢以虛擊實。今年四月,Intel發(fā)布了下一代FPGA構(gòu)架AgileX,該架構(gòu)利用EMIB封裝,可以把FPGA和其他芯片粒封裝在一起。因此,如果客戶選擇在AgileX的系統(tǒng)中集成一塊用于AI加速的芯片粒,則可以實現(xiàn)和Xilinx ACAP類似的效果。這樣一來,Intel的AgileX方案比起Xilinx來說更加靈活,因為Xilinx的ACAP只針對AI相關(guān)計算優(yōu)化,而Intel的AgileX優(yōu)化的計算取決于客戶選擇集成什么芯片粒。然而,現(xiàn)在芯片粒的生態(tài)還未完善,因此無論是成本、工具鏈還是產(chǎn)能來說都要打個問號,因此我們認(rèn)為Intel的AgileX架構(gòu)的第一批客戶還主要是針對希望能和Intel深度合作使用EMIB技術(shù)并且有技術(shù)實力理解甚至定制芯片粒系統(tǒng)的大客戶,這樣看來,我們認(rèn)為Xilinx的ACAP是賭定了AI市場,并且希望能快速覆蓋更多的客戶;而Intel還不愿意放棄FPGA的靈活性,因此并不希望這么早就把FPGA和AI深度綁定,而是希望FPGA能作為其芯片粒生態(tài)的先鋒部隊。這另一方面和兩家公司的架構(gòu)也有關(guān):FPGA只是Intel的一個事業(yè)部,其產(chǎn)品定義必須服從Intel整體的戰(zhàn)略;而FPGA產(chǎn)品對于Xilinx來說就是全部,所以一切都圍繞FPGA。

對于中國芯片公司來說,意識到FPGA與專用加速器以及處理器硬核集成的趨勢也是重要的。雖然我們在FPGA領(lǐng)域尚需追趕,但是FPGA SoC的架構(gòu)與FPGA更像是一種橫向擴(kuò)展而非縱向加深,也即完全可以在與研發(fā)FPGA并行進(jìn)行,從而在未來更快追上FPGA發(fā)展的步伐。從另一個角度來說,我們也可以認(rèn)為FPGA下一步的發(fā)展已經(jīng)不只是如何把FPGA邏輯規(guī)模做大速度做快,而是如何把FPGA搭配其他應(yīng)用組成在靈活度和性能方面都足夠好的SoC。隨著FPGA IP的發(fā)展,中國芯片公司也可以考慮購買FPGA IP搭配專用加速器IP,從而實現(xiàn)我們自己的“ACAP”。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19440

    瀏覽量

    231321
  • 人工智能
    +關(guān)注

    關(guān)注

    1796

    文章

    47791

    瀏覽量

    240573
  • FPGA芯片
    +關(guān)注

    關(guān)注

    3

    文章

    246

    瀏覽量

    39883
收藏 人收藏

    評論

    相關(guān)推薦

    基于FPGA形態(tài)學(xué)開運(yùn)算、閉運(yùn)算和梯度的實現(xiàn)

    ,imshow(img_g);title('gradient2');圖7 梯度0 圖8 梯度1 圖9 梯度23 FPGA實現(xiàn)圖10 為整個設(shè)計的RTL級電路圖形態(tài)學(xué)開運(yùn)
    發(fā)表于 08-10 09:12

    NI Vision 之顆粒分析

    閾值和形態(tài)分割來分析圖像的信息。第9章,二值形態(tài)學(xué),包含關(guān)于結(jié)構(gòu)元素,連通性,以及基本和高級形態(tài)變換的信息。第10章,顆粒測量,包含
    發(fā)表于 10-17 20:54

    關(guān)于FPGAs的DSP性能分析

    關(guān)于FPGAs的DSP性能分析
    發(fā)表于 05-07 06:12

    關(guān)于FPGA芯片資源介紹不看肯定后悔

    關(guān)于FPGA芯片資源介紹不看肯定后悔
    發(fā)表于 09-18 08:53

    物聯(lián)網(wǎng)應(yīng)用有哪些?8種前景看好的物聯(lián)網(wǎng)業(yè)務(wù)形態(tài)分析

    在萬物互聯(lián)已成為行業(yè)未來發(fā)展共識的情況下,為了更好地識別物聯(lián)網(wǎng)不同業(yè)務(wù)形態(tài)發(fā)展前景,本文對目前存在的熱點應(yīng)用和未來預(yù)期較好的物聯(lián)網(wǎng)典型業(yè)務(wù)形態(tài)的前景進(jìn)行
    的頭像 發(fā)表于 07-13 14:06 ?1.1w次閱讀

    關(guān)于Vivado時序分析介紹以及應(yīng)用

    時序分析FPGA設(shè)計中是分析工程很重要的手段,時序分析的原理和相關(guān)的公式小編在這里不再介紹,這篇文章是小編在練習(xí)Vivado軟件時序
    發(fā)表于 09-15 16:38 ?7088次閱讀
    <b class='flag-5'>關(guān)于</b>Vivado時序<b class='flag-5'>分析</b><b class='flag-5'>介紹</b>以及應(yīng)用

    關(guān)于FPGA的新變化的分析介紹

    然而,并非所有的FPGA都需要NoC。Jaeger表示:“如果是數(shù)據(jù)路徑密集的設(shè)計,需要傳輸大量的數(shù)據(jù),那么NoC可能會有所幫助。但是,如果設(shè)計更加以控制為中心,并且要求性能盡可能強(qiáng),那么NoC的固有延遲和非確定性性質(zhì)可能會適得其反。它還需要新的FPGA設(shè)計工具,可以利用
    的頭像 發(fā)表于 08-31 11:33 ?1514次閱讀
    <b class='flag-5'>關(guān)于</b><b class='flag-5'>FPGA</b>的新變化的<b class='flag-5'>分析</b>和<b class='flag-5'>介紹</b>

    關(guān)于FPGA的新選擇的分析介紹

    關(guān)鍵的安全技術(shù)和性能包括可信任的硬件roots,強(qiáng)大的加密技術(shù)以及每個階段的頂級密鑰管理,以及內(nèi)置被動和主動對策以防止篡改的設(shè)備。 圖3顯示了使用唯一序列號、密鑰和X.509公鑰證書進(jìn)行安全FPGA配置的最佳實現(xiàn)方法。
    的頭像 發(fā)表于 08-31 11:55 ?2111次閱讀
    <b class='flag-5'>關(guān)于</b><b class='flag-5'>FPGA</b>的新選擇的<b class='flag-5'>分析</b><b class='flag-5'>介紹</b>

    關(guān)于FPGA分析介紹以及應(yīng)用

    盡管 FPGA 市場一直伴隨著這兩個市場一起增長,但 Tate 指出 eFPGA 是一種完全不同的方法?!扒度胧?FPGA 需要與 FPGA 芯片不一樣的技術(shù)調(diào)整?!彼f,“嵌入式
    的頭像 發(fā)表于 09-05 11:19 ?2785次閱讀
    <b class='flag-5'>關(guān)于</b><b class='flag-5'>FPGA</b>的<b class='flag-5'>分析</b>和<b class='flag-5'>介紹</b>以及應(yīng)用

    關(guān)于FPGA與GPU分析介紹

    FPGA 是一堆晶體管,你可以把它們連接(wire up)起來做出任何你想要的電路。它就像一個納米級面包板。使用 FPGA 就像芯片流片,但是你只需要買這一張芯片就可以搭建不一樣的設(shè)計,作為交換,你
    發(fā)表于 09-15 11:42 ?2768次閱讀

    詳細(xì)介紹關(guān)于FPGA開發(fā)板內(nèi)部ram是如何操作的

    從芯片器件的角度講,FPGA本身構(gòu)成了半定制電路中的典型集成電路,其中含有數(shù)字管理模塊、內(nèi)嵌式單元、輸出單元以及輸入單元等。關(guān)于FPGA芯片有必要全面著眼于綜合性的芯片優(yōu)化設(shè)計,通過改進(jìn)當(dāng)前的芯片
    發(fā)表于 07-20 14:26 ?2298次閱讀
    詳細(xì)<b class='flag-5'>介紹</b><b class='flag-5'>關(guān)于</b><b class='flag-5'>FPGA</b>開發(fā)板內(nèi)部ram是如何操作的

    如何使用FPGA實現(xiàn)順序形態(tài)圖像處理器的硬件實現(xiàn)

    該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上,介紹了順序形態(tài)變換硬件實現(xiàn)的圖像處理系統(tǒng).該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu),利用FPGA的可重
    發(fā)表于 04-01 11:21 ?8次下載

    關(guān)于根系分析儀的介紹

    根系分析儀又叫根系分析系統(tǒng),是由托普云農(nóng)研發(fā)供應(yīng)的研發(fā)供應(yīng),該儀器能夠分析植物根系各直徑段長度、投影面積、表面積、體積及其分布參數(shù)等。根系分析儀還可
    發(fā)表于 04-25 14:37 ?820次閱讀

    FPGA關(guān)于SPI的使用

    FPGA關(guān)于SPI的使用
    的頭像 發(fā)表于 04-12 10:13 ?964次閱讀

    關(guān)于FPGA的開源項目介紹

    Hello,大家好,之前給大家分享了大約一百多個關(guān)于FPGA的開源項目,涉及PCIe、網(wǎng)絡(luò)、RISC-V、視頻編碼等等,這次給大家?guī)淼氖遣豢菰锏膴蕵讽椖浚饕蚶系挠螒騼?nèi)核使用FPGA進(jìn)行硬解,涉及的內(nèi)核數(shù)不勝數(shù),主要目標(biāo)是
    的頭像 發(fā)表于 01-10 10:54 ?1593次閱讀
    <b class='flag-5'>關(guān)于</b><b class='flag-5'>FPGA</b>的開源項目<b class='flag-5'>介紹</b>