適用于OpenCL,C和C ++的Xilinx SDAccel集成開(kāi)發(fā)環(huán)境符合Khronos OpenCL 1.0規(guī)范,并包含OpenCL可安裝客戶端驅(qū)動(dòng)程序(ICD)。通過(guò)ICD擴(kuò)展,OpenCL的多個(gè)實(shí)現(xiàn)可以在同一系統(tǒng)上共存,使應(yīng)用程序開(kāi)發(fā)人員能夠在CPU,GPU和FPGA之間實(shí)時(shí)選擇,以實(shí)現(xiàn)運(yùn)行時(shí)加速和節(jié)能。
OpenCL標(biāo)準(zhǔn)提供一個(gè)統(tǒng)一的編程環(huán)境,供軟件開(kāi)發(fā)人員編寫(xiě)高效,可移植的代碼,可以在Xilinx FPGA上輕松加速。根據(jù)Xilinx的說(shuō)法,SDAccel使用FPGA實(shí)現(xiàn)數(shù)據(jù)中心應(yīng)用加速的性能/功耗提高了25倍。
![](http://file.elecfans.com/web1/M00/A1/88/pIYBAF1FYb2AcPRbAAAa2s0gIbk007.jpg)
開(kāi)發(fā)環(huán)境提供了體系結(jié)構(gòu)優(yōu)化的編譯器,支持OpenCL,C和C ++內(nèi)核的任意組合,以及庫(kù)和開(kāi)發(fā)板,以實(shí)現(xiàn)FPGA的類似CPU/GPU的開(kāi)發(fā)和運(yùn)行時(shí)體驗(yàn)。
SDAccel是系統(tǒng)和軟件工程師的SDx系列開(kāi)發(fā)環(huán)境的一部分。 SDx使具有很少或沒(méi)有FPGA專業(yè)知識(shí)的開(kāi)發(fā)人員能夠使用高級(jí)編程語(yǔ)言來(lái)利用行業(yè)標(biāo)準(zhǔn)處理器的可編程硬件功能。
-
集成開(kāi)發(fā)環(huán)境
+關(guān)注
關(guān)注
0文章
68瀏覽量
17757 -
PCB打樣
+關(guān)注
關(guān)注
17文章
2968瀏覽量
21844 -
華強(qiáng)PCB
+關(guān)注
關(guān)注
8文章
1831瀏覽量
27953 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43188
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
采用高級(jí)語(yǔ)言開(kāi)發(fā)FPGA的探索
S1C17 集成開(kāi)發(fā)環(huán)境介紹
Xilinx面向多種語(yǔ)言的SDAccel開(kāi)發(fā)環(huán)境通過(guò)Khronos一致性測(cè)試
Xilinx發(fā)布新版SDAccel開(kāi)發(fā)環(huán)境加速數(shù)據(jù)中心應(yīng)用
Xilinx與IBM通過(guò)SuperVesselOpenPOWER開(kāi)發(fā)云平臺(tái)實(shí)現(xiàn)FPGA加速
Xilinx SDAccel 開(kāi)發(fā)實(shí)驗(yàn)室亮相 SC15!
Xilinx SDAccel 開(kāi)發(fā)環(huán)境榮獲 2015 EE Times 和 EDN ACE 大獎(jiǎng)
Xilinx 軟件定義開(kāi)發(fā)環(huán)境 SDAccel上線 AWS
C/C++/OpenCL 應(yīng)用編譯的SDSoC開(kāi)發(fā)
針對(duì)OpenCL、C和 C++的SDAccel開(kāi)發(fā)環(huán)境可利用FPGA實(shí)現(xiàn)數(shù)據(jù)中心應(yīng)用加速
如何利用C/C++編寫(xiě)應(yīng)用程序加速內(nèi)核運(yùn)行
Xinlinx SDAccel開(kāi)發(fā)環(huán)境是什么?
Xilinx SDAccel開(kāi)發(fā)環(huán)境在X86_64位工作站的運(yùn)行情況
適用于小型應(yīng)用的強(qiáng)大 USB Type-C?保護(hù)
![<b class='flag-5'>適用于</b>小型應(yīng)用的強(qiáng)大 USB Type-<b class='flag-5'>C</b>?保護(hù)](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評(píng)論