支持SystemC的電子系統(tǒng)級(jí)（ESL）設(shè)計(jì)和驗(yàn)證環(huán)境旨在設(shè)計(jì)，分析，優(yōu)化和驗(yàn)證片上系統(tǒng)（SoC）平臺(tái)模型。這樣的環(huán)境構(gòu)成了已建立的RTL實(shí)現(xiàn)流程的前端。

現(xiàn)在，您為什么要關(guān)心？

根據(jù)Gartner DataQuest的說法，SystemC設(shè)計(jì)和驗(yàn)證環(huán)境被用作設(shè)計(jì)流程前端用于約2003年的約100個(gè)SoC設(shè)計(jì)。其中許多設(shè)計(jì)是世界領(lǐng)先的SoC設(shè)計(jì)公司的旗艦產(chǎn)品。

根據(jù)最近發(fā)布的材料，德州儀器使用SystemC ESL設(shè)計(jì)方法設(shè)計(jì)和開發(fā)其OMAP處理器和調(diào)制解調(diào)器平臺(tái)，STMicroelectronics使用它來設(shè)計(jì)其Nomadik應(yīng)用處理器。此外，諾基亞和高通等領(lǐng)先的系統(tǒng)設(shè)計(jì)公司正在建立面向SystemC的設(shè)計(jì)流程。

但為什么所有這些領(lǐng)先的公司都采用SystemC方法？是什么促使公司使用SystemC ESL設(shè)計(jì)增強(qiáng)其現(xiàn)有的設(shè)計(jì)方法？換句話說，您如何決定是否需要SystemC ESL設(shè)計(jì)方法？

當(dāng)您遇到以下任何問題時(shí)，應(yīng)考慮使用SystemC ESL設(shè)計(jì)：

1。當(dāng)您的SoC部署采用多個(gè)嵌入式微處理器和DSP來實(shí)現(xiàn)融合功能時(shí)，例如通信和/或多媒體？復(fù)雜的體系結(jié)構(gòu)，功能和協(xié)議的設(shè)計(jì)陷入了大量耗時(shí)的RTL細(xì)節(jié)。

SystemC ESL設(shè)計(jì)方法可以將架構(gòu)設(shè)計(jì)時(shí)間從幾個(gè)月縮短到幾周。如何？

優(yōu)化SoC架構(gòu)需要探索和分析多個(gè)候選硬件/軟件分區(qū)方案和硬件架構(gòu)，每個(gè)方案都有不同的性能和經(jīng)濟(jì)權(quán)衡。在這個(gè)階段，SoC架構(gòu)師關(guān)注的是開發(fā)和優(yōu)化系統(tǒng)行為和架構(gòu)。

但RTL的引腳精確連接和納秒精確的時(shí)序細(xì)節(jié)模糊了系統(tǒng)范圍的視圖，并大大減慢了設(shè)計(jì)速度。使用這種低生產(chǎn)率的方法，設(shè)計(jì)師偶爾會(huì)選擇“無論什么工作”，而不是設(shè)計(jì)“什么效果最好”？并冒險(xiǎn)推出一項(xiàng)缺乏競(jìng)爭力的產(chǎn)品。國際商業(yè)戰(zhàn)略（IBS）對(duì)領(lǐng)先的SoC公司進(jìn)行的一項(xiàng)調(diào)查預(yù)測(cè)，SoC架構(gòu)開發(fā)工作將很快超過物理設(shè)計(jì)工作，因此這種生產(chǎn)力問題有望變得更加糟糕。

SystemC ESL設(shè)計(jì)速度復(fù)雜硬件/軟件分區(qū)和硬件架構(gòu)開發(fā)通過執(zhí)行比RTL更高的抽象級(jí)別，僅使用與系統(tǒng)設(shè)計(jì)相關(guān)的那些設(shè)計(jì)屬性。這是“設(shè)計(jì)意圖”被最有意義地捕獲的水平？為SoC架構(gòu)師提供直接和清晰的系統(tǒng)行為視圖的水平。

SoC架構(gòu)采用SystemC IP模塊設(shè)計(jì)，通過應(yīng)用程序接口（API）連接到與實(shí)現(xiàn)無關(guān)的高級(jí)總線模型。使用事務(wù)級(jí)建模（TLM），該體系結(jié)構(gòu)在功能方面進(jìn)行設(shè)計(jì)和驗(yàn)證，其特征在于高級(jí)塊輸入和輸出事件以及塊間數(shù)據(jù)傳輸。

系統(tǒng)IP組件和總線可以比RTL更容易修改或更換，模擬速度提高1000多倍。因此，設(shè)計(jì)人員可以快速優(yōu)化設(shè)計(jì)，以實(shí)現(xiàn)“最佳效果”。

最終優(yōu)化架構(gòu)的TLM模型構(gòu)成了一個(gè)“可執(zhí)行規(guī)范”，可驅(qū)動(dòng)整個(gè)后續(xù)RTL實(shí)現(xiàn)。

2。當(dāng)完整的系統(tǒng)，功能驗(yàn)證消耗了更大的設(shè)計(jì)時(shí)間和預(yù)算？你仍然對(duì)第一次通過成功沒有信心。

設(shè)計(jì)師報(bào)告說，SystemC ESL設(shè)計(jì)可以減少驗(yàn)證時(shí)間，使整體設(shè)計(jì)和驗(yàn)證工作減少50％ ，并確保第一次是正確的。事實(shí)上，當(dāng)設(shè)計(jì)團(tuán)隊(duì)首次使用SystemC ESL設(shè)計(jì)來設(shè)計(jì)和開發(fā)SoC時(shí)，這是投資回報(bào)率中的最大因素。 SystemC ESL設(shè)計(jì)如何提供這一價(jià)值？

RTL驗(yàn)證始于設(shè)計(jì)人員對(duì)系統(tǒng)級(jí)行為的全面解釋，包括大量的塊內(nèi)電路狀態(tài)和納秒精確的轉(zhuǎn)換，以及相關(guān)的比特精確的總線行為。然后，需要定義執(zhí)行這些行為的大量詳細(xì)場(chǎng)景，并為這些場(chǎng)景創(chuàng)建眾多刺激/預(yù)期響應(yīng)，然后進(jìn)行模擬，通常以實(shí)際芯片速度的百萬分之一執(zhí)行。

這就是為什么隨著SoC復(fù)雜性的增加，驗(yàn)證會(huì)消耗不斷增加的設(shè)計(jì)時(shí)間。然后將驗(yàn)證的RTL設(shè)計(jì)轉(zhuǎn)移到合成。但是如果全面的解釋不夠全面呢？

SystemC ESL設(shè)計(jì)自動(dòng)化SoC架構(gòu)的開發(fā)，并根據(jù)高級(jí)塊輸入和輸出事件以及塊間數(shù)據(jù)傳輸來驗(yàn)證行為，交易級(jí)別。這種系統(tǒng)級(jí)行為的直接視圖消除了手動(dòng)RTL到系統(tǒng)行為的解釋，這種解釋太容易不夠全面，并且顯著減少了所需場(chǎng)景的數(shù)量和測(cè)試它們所需的刺激/響應(yīng)。

消除如此多的任務(wù)大大簡化了驗(yàn)證工作和時(shí)間。此外，周期精確的TLM仿真執(zhí)行速度比RTL快1000倍。

最終的系統(tǒng)級(jí)功能測(cè)試平臺(tái)構(gòu)成了“黃金”驗(yàn)證套件，可確保RTL設(shè)計(jì)符合規(guī)范。此外，SystemC與RTL的協(xié)同仿真功能使驗(yàn)證團(tuán)隊(duì)能夠?qū)oC的TLM模型用作測(cè)試平臺(tái)，以便在RTL塊可用時(shí)對(duì)其進(jìn)行驗(yàn)證。

3.當(dāng)市場(chǎng)生存需要你以類似消費(fèi)者的速度旋轉(zhuǎn)原始SoC設(shè)計(jì)的多個(gè)衍生物？并且你迫切希望提高設(shè)計(jì)效率。

設(shè)計(jì)師報(bào)告說，SystemC ESL設(shè)計(jì)可以將衍生物的旋轉(zhuǎn)時(shí)間減少多達(dá)75％。實(shí)際上，衍生設(shè)計(jì)是SystemC ESL設(shè)計(jì)的生產(chǎn)力對(duì)ROI影響最大的地方。如何？

衍生設(shè)計(jì)旨在維護(hù)SoC平臺(tái)的基本架構(gòu)和行為，同時(shí)增強(qiáng)或添加所選功能。傳統(tǒng)方法是圍繞第一個(gè)SoC選擇的處理器建立基線RTL平臺(tái)，然后通過“混合和匹配”適當(dāng)?shù)腞TL IP來設(shè)計(jì)衍生產(chǎn)品，以實(shí)現(xiàn)所需的新功能。

問題在于“混合搭配”意味著RTL IP模型從未實(shí)現(xiàn)的“即插即用”程度，因?yàn)樗鼈冞^于復(fù)雜。通常，衍生設(shè)計(jì)幾乎與“干凈”設(shè)計(jì)一樣困難。

同樣，SystemC ESL設(shè)計(jì)解決了這個(gè)問題。 IP模型實(shí)際上可以在SoC平臺(tái)的SystemC TLM中“混合和匹配”。使用SoC設(shè)計(jì)的其余部分快速模擬新的SystemC IP，并且經(jīng)過驗(yàn)證的衍生SoC的TLM模型可以用作測(cè)試平臺(tái)，其中可以共同驗(yàn)證新IP的RTL視圖。

4.當(dāng)SoC性能和/或低功耗可以決定你的市場(chǎng)地位？并且調(diào)整RTL設(shè)計(jì)無法提供所需的改進(jìn)。

SystemC ESL設(shè)計(jì)可以提供更高的性能，并且比RTL優(yōu)化所實(shí)現(xiàn)的功耗節(jié)省10倍至20倍。怎么樣？

SoC性能主要由硬件/軟件分區(qū)，處理器，總線和存儲(chǔ)器的速度以及它們的通信協(xié)議決定。這些系統(tǒng)組件和屬性無法在RTL中進(jìn)行調(diào)整。 SystemC ESL設(shè)計(jì)使設(shè)計(jì)人員能夠設(shè)計(jì)出最佳的硬件/軟件分區(qū)，硬件架構(gòu)和協(xié)議，從而最大限度地提高SoC性能。

處理器，存儲(chǔ)器和相關(guān)總線活動(dòng)消耗高達(dá)80％的SoC功率，以及因此，硬件/軟件分區(qū)以及軟件算法和數(shù)據(jù)存儲(chǔ)的效率受到很大影響。同樣，這些系統(tǒng)組件和屬性無法在RTL中進(jìn)行調(diào)整，因此RTL調(diào)整最多可以在剩余的20％中進(jìn)行漸進(jìn)式改進(jìn)。

功耗優(yōu)化內(nèi)存包括最小化內(nèi)存訪問次數(shù)和定制給定應(yīng)用程序的內(nèi)存架構(gòu)。將高使用率的內(nèi)存訪問集群到一個(gè)單獨(dú)的優(yōu)化緩存中可以簡化內(nèi)存事務(wù)，從而降低功耗（并且通?？梢蕴岣逽oC性能），因此緩存內(nèi)存架構(gòu)對(duì)功耗至關(guān)重要。

SystemC ESL設(shè)計(jì)直接和即時(shí)查看內(nèi)存訪問以及與之相關(guān)的活動(dòng)，可以實(shí)現(xiàn)緩存命中率與緩存大小之間的直接關(guān)聯(lián)，以及用于確定最佳內(nèi)存大小的軟件甘特圖。從函數(shù)調(diào)用與內(nèi)存訪問頻率的相關(guān)性中識(shí)別算法優(yōu)化候選。

5.當(dāng)您的系統(tǒng)客戶需要早期SoC模型以使他們能夠完成他們的設(shè)計(jì)并贏得設(shè)計(jì)時(shí)??他們不能等到RTL設(shè)計(jì)完成。

在無線通信中經(jīng)常出現(xiàn)這種情況，這也是全球最大的寓言半導(dǎo)體公司之一Qualcomm的原因之一已經(jīng)在SystemC上實(shí)現(xiàn)了標(biāo)準(zhǔn)化。

系統(tǒng)設(shè)計(jì)人員在芯片可用性之前通常需要SoC模型來驗(yàn)證整個(gè)系統(tǒng)設(shè)計(jì)的進(jìn)展情況，并贏得客戶的早期批準(zhǔn)。此階段的驗(yàn)證使系統(tǒng)設(shè)計(jì)人員能夠在完成原型硬件之前檢測(cè)并糾正系統(tǒng)不合格或徹底的故障，從而消除昂貴且耗時(shí)的硬件重制。

以及“遲到”，RTL模型并不是特別適合這個(gè)目的，因?yàn)樗膶?shí)際芯片速度的百萬分之一的驗(yàn)證速度減慢了系統(tǒng)模擬的速度。并且系統(tǒng)設(shè)計(jì)人員不一定知道如何調(diào)試RTL。

SystemL TLM模型在RTL實(shí)現(xiàn)之前幾個(gè)月就可用，它封裝了系統(tǒng)感興趣的所有系統(tǒng)級(jí)行為和屬性。設(shè)計(jì)師，執(zhí)行速度比RTL快1000倍。因此，它不僅滿足系統(tǒng)設(shè)計(jì)人員對(duì)早期SoC模型的需求，而且還在系統(tǒng)設(shè)計(jì)者最熟悉的抽象層次上執(zhí)行。

6.當(dāng)您僅開始軟件開發(fā)時(shí)原型可用？產(chǎn)品發(fā)布的軟件和軟件完成。

在嵌入式軟件中實(shí)現(xiàn)了超過50％的SoC功能，這正成為SoC設(shè)計(jì)的起搏項(xiàng)目。 IBS調(diào)查預(yù)測(cè)嵌入式軟件開發(fā)工作將很快超過SoC硬件設(shè)計(jì)工作，因此問題變得更加嚴(yán)重。軟件開發(fā)人員必須在RTL設(shè)計(jì)完成之前開始有效工作。

使用外設(shè)“存根”的先前軟件開發(fā)方法不再能夠充分代表現(xiàn)代的多處理器，多總線架構(gòu)。如果沒有早期的SystemC TLM原型，該軟件的開發(fā)完全獨(dú)立于硬件團(tuán)隊(duì)設(shè)計(jì)，從而產(chǎn)生了顯著的集成風(fēng)險(xiǎn)。在設(shè)計(jì)過程的尾端進(jìn)行集成使得上市時(shí)間變得非常難以預(yù)測(cè)。

使用FPGA原型來實(shí)現(xiàn)早期的軟件和系統(tǒng)硬件集成只能適度地改善計(jì)劃，因?yàn)檫@樣的原型仍然來得太晚。在這個(gè)階段，RTL設(shè)計(jì)發(fā)生了變化？甚至是次要的？整合所遇到的問題需要非常耗時(shí)。

同樣，SystemC TLM原型可以在幾個(gè)月前開始有效的軟件開發(fā)。可以將與硬件相關(guān)的軟件（例如RTOS）移植到模型中，而無需連接各個(gè)引腳。應(yīng)用軟件 ？？這與硬件無關(guān)？可以使用TLM作為數(shù)據(jù)流模型開發(fā)和移植。

7.當(dāng)使用RTL原型協(xié)同驗(yàn)證軟件太慢時(shí)，您無法驗(yàn)證是否有足夠的信心確保沒有錯(cuò)誤。

Qualcomm舉了一個(gè)這個(gè)問題的例子。維特比解碼器在20ms內(nèi)執(zhí)行一個(gè)數(shù)據(jù)包，但需要6個(gè)小時(shí)來模擬C/RTL級(jí)別。 Qualcomm估計(jì)必須模擬1,000個(gè)數(shù)據(jù)包以達(dá)到合理的置信水平，但認(rèn)為必要的6000小時(shí)的模擬時(shí)間是不切實(shí)際的。

SystemC ESL設(shè)計(jì)可以與硬件相關(guān)的軟件共同驗(yàn)證硬件架構(gòu)比RTL快1000倍以上，具有周期精度。維特比解碼器可在不到6小時(shí)內(nèi)驗(yàn)證，而不是6,000小時(shí)。通過使用定時(shí)和協(xié)議無關(guān)的仿真，可以更快地共同驗(yàn)證與硬件無關(guān)的軟件，例如應(yīng)用軟件。

8.當(dāng)您的團(tuán)隊(duì)想要建立或已經(jīng)維護(hù)時(shí)這是一個(gè)本土化的系統(tǒng)級(jí)設(shè)計(jì)環(huán)境，它將重要的工程資源和預(yù)算從創(chuàng)收設(shè)計(jì)中轉(zhuǎn)移出來。

構(gòu)建和維護(hù)自行開發(fā)的ESL設(shè)計(jì)環(huán)境既昂貴又不提供戰(zhàn)略分化。自行開發(fā)的ESL設(shè)計(jì)環(huán)境與本土邏輯綜合或布局布線工具一樣具有經(jīng)濟(jì)意義？

此外，許多歷史悠久的ESL設(shè)計(jì)環(huán)境利用C或C ++方言，與SystemC不同，它們不具備描述真實(shí)所需的時(shí)間，位精度和并發(fā)性概念。 RTL設(shè)計(jì)人員和嵌入式軟件開發(fā)人員所需的世界行為和性能。更糟糕的是，沒有標(biāo)準(zhǔn)的C/C ++建模方法，導(dǎo)致缺乏可用的模型，難以共享和重新使用那些可用的模型。

這兩個(gè)問題的解決方案是部署商用的SystemC ESL設(shè)計(jì)環(huán)境。提供商確保該工具和您始終處于SoC設(shè)計(jì)自動(dòng)化的前沿。

9.當(dāng)您在日程安排上失眠，第一次成功，設(shè)計(jì)和掩蓋成本超過跑？你想知道如何繼續(xù)與其他領(lǐng)先的SoC公司競(jìng)爭。

解決方案很簡單。采用與領(lǐng)先的SoC設(shè)計(jì)人員已經(jīng)使用的相同的SystemC ESL方法。

電子系統(tǒng)級(jí)設(shè)計(jì)和驗(yàn)證方法的采用正在加速。 ESL設(shè)計(jì)工具的需求受復(fù)雜多處理器設(shè)計(jì)的挑戰(zhàn)驅(qū)動(dòng)，其中一半以上的功能在嵌入式軟件中實(shí)現(xiàn)，而SystemC則使ESL設(shè)計(jì)得以快速采用。

今年將遠(yuǎn)遠(yuǎn)超過使用ESL設(shè)計(jì)方法的100個(gè)SoC設(shè)計(jì)。這種方法最終超越了它的采用鴻溝，因?yàn)镾oC設(shè)計(jì)遇到了自己的鴻溝？系統(tǒng)級(jí)設(shè)計(jì)生產(chǎn)力鴻溝。

Mark Creamer是CoWare公司的副總裁。