隨著納米幾何尺寸的生產(chǎn)設(shè)計(jì)數(shù)量的增加,信號(hào)完整性(SI)已從一些前沿設(shè)計(jì)師的關(guān)注發(fā)展成為一個(gè)普遍的噩夢(mèng)適合所有設(shè)計(jì)師。
雖然已經(jīng)發(fā)展了幾種方法來解決這些SI挑戰(zhàn),但是在130納米以下的幾何形狀中,意外電氣效應(yīng)和迅速增長(zhǎng)的設(shè)計(jì)復(fù)雜性的匯合導(dǎo)致了指數(shù)SI報(bào)告的違規(guī)行為。因此,設(shè)計(jì)受到延長(zhǎng)的設(shè)計(jì)時(shí)間表的影響,并且通常會(huì)錯(cuò)過市場(chǎng)窗口。
延長(zhǎng)130納米以下設(shè)計(jì)周期的一個(gè)關(guān)鍵因素不僅是噪聲靈敏度的提高,而且還有一些SI閉包方法中存在的過度悲觀情緒,特別是SI分析引擎。雖然需要合理的余量來構(gòu)建必要的保護(hù)帶以幫助設(shè)計(jì)人員充滿信心,過度的悲觀情緒會(huì)大大增加設(shè)計(jì)周期并導(dǎo)致過度設(shè)計(jì)。
過度設(shè)計(jì)通常會(huì)導(dǎo)致?lián)矶略黾?,從而影響產(chǎn)量,增加功率,包括泄漏和#151; 90納米及以下設(shè)計(jì)的主要問題。
這種過度悲觀主義大部分來自用于估算SI的基礎(chǔ)模型以及用于簡(jiǎn)化分析過程的一些權(quán)衡。然而,通常,由于過度修復(fù)和過度約束設(shè)計(jì)實(shí)現(xiàn),分析中的快捷方式導(dǎo)致更多的設(shè)計(jì)迭代。因此,在選擇SI閉包或分析解決方案時(shí),應(yīng)特別注意確保對(duì)錯(cuò)誤違規(guī)進(jìn)行充分過濾。
2Noise-glitch假失敗過濾
SI分析將確定由于切換相鄰攻擊者網(wǎng)絡(luò)而在給定受害者網(wǎng)絡(luò)上可能發(fā)生的最壞情況故障。在毛刺分析期間,有許多技術(shù)可用于過濾悲觀情緒,例如使用邏輯關(guān)系和時(shí)序窗口來確定可以同時(shí)切換的攻擊者網(wǎng)絡(luò)集。
這種類型的過濾通常會(huì)將毛刺違規(guī)次數(shù)減少兩到三倍。下一級(jí)過濾確定計(jì)算的故障是否可能導(dǎo)致功能違規(guī)。
最基本的毛刺檢查是根據(jù)預(yù)定義的閾值電壓(電源的40%)檢查毛刺的高度。這種方法通常會(huì)產(chǎn)生數(shù)以千計(jì)的違規(guī)行為,其中絕大多數(shù)都是錯(cuò)誤的(見圖1)。
這是因?yàn)镃MOS邏輯門充當(dāng)?shù)屯?a href="http://www.delux-kingway.cn/tags/濾波器/" target="_blank">濾波器,因此大多數(shù)噪聲毛刺被接收邏輯門衰減。如果噪聲在到達(dá)存儲(chǔ)元件(如觸發(fā)器或鎖存器)之前被抑制,則不會(huì)導(dǎo)致功能問題。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/E6/pIYBAF1WLWeAf0vPAAAzGDZzbAw319.jpg)
圖1&#151 ;基本噪聲干擾濾波
第二級(jí)故障濾波超出了簡(jiǎn)單的噪聲峰值閾值濾波。它是基于單元的拒絕,依賴于毛刺在通過一個(gè)邏輯階段傳播時(shí)的行為方式。基于單元的拒絕確定接收器輸入處的噪聲是否會(huì)傳播到輸出。
檢查細(xì)胞排斥有兩種方法。一種是使用預(yù)先表征的拒絕曲線,另一種是利用相關(guān)的寄生效應(yīng)對(duì)接收機(jī)進(jìn)行實(shí)時(shí)仿真,以了解它在存在計(jì)算的噪聲時(shí)的行為。
后一種方法更加真實(shí),并且會(huì)過濾更多違規(guī)行為,因?yàn)榍耙环N方法必須使用毛刺的悲觀近似作為等腰三角形。然而,雖然基于單元的拒絕通常會(huì)比輸入峰值檢查減少5-10倍的噪聲干擾,但這種方法在低于90納米的幾何尺寸下耗盡了蒸汽,并且仍然報(bào)告了許多不一定構(gòu)成任何問題的悲觀故障。設(shè)計(jì)問題(見圖1)。
3高級(jí)毛刺濾波
噪聲傳播擴(kuò)展了基于單步的基于單元的抑制方法,并在多個(gè)邏輯門之間傳播SI毛刺以注冊(cè)端點(diǎn)。允許這些毛刺與沿路徑的其他串?dāng)_引起的毛刺相結(jié)合。
實(shí)際上,只有那些大到足以導(dǎo)致順序元件(鎖存器/觸發(fā)器)發(fā)生功能故障的毛刺才會(huì)被標(biāo)記。幾個(gè)真實(shí)的客戶設(shè)計(jì)已經(jīng)證明,使用噪聲傳播與基于單元的抑制相比,報(bào)告的SI毛刺數(shù)量顯著減少,通常為一個(gè)或兩個(gè)數(shù)量級(jí)(參見圖2)。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/E6/pIYBAF1WLWuAN_JMAAA0j12z3x4708.jpg)
圖2 - 噪聲傳播和毛刺悲觀減少
噪聲傳播通過邏輯門傳播毛刺并檢查確保功能有效性寄存器不是不穩(wěn)定的。與傳統(tǒng)方法相比,噪聲傳播到寄存器端點(diǎn)可將誤判數(shù)量減少一個(gè)數(shù)量級(jí)。
噪聲傳播最好通過即時(shí)晶體管級(jí)仿真實(shí)現(xiàn),而不是通過預(yù)先表征傳播表。傳播表不能準(zhǔn)確地考慮噪聲源的組合,例如在多個(gè)輸入處具有毛刺的單元,或傳播噪聲,電源噪聲(IR降或接地反彈)和串?dāng)_的組合。
當(dāng)毛刺通過接收器傳播時(shí),它會(huì)動(dòng)態(tài)降低接收器的保持強(qiáng)度,使其對(duì)輸出端的串?dāng)_更加敏感。此外,傳播表的表征是繁瑣的,通常需要數(shù)周時(shí)間來創(chuàng)建必要的數(shù)據(jù)以涵蓋所有可能的輸入毛刺場(chǎng)景。
4SI延遲減少悲觀
雖然邏輯和時(shí)序窗口的使用將減少SI延遲計(jì)算的悲觀性,但由于SI而具有幾納秒的額外負(fù)余量并不罕見。因此,在存在SI的情況下關(guān)閉時(shí)間是非常具有挑戰(zhàn)性的。很多SI延遲悲觀主義是由于悲觀的時(shí)序窗口迭代,噪聲轉(zhuǎn)換(轉(zhuǎn)換)的表示和傳播,以及攻擊者和受害者網(wǎng)絡(luò)的對(duì)齊方式。
5定時(shí)窗口迭代
由于SI延遲變化取決于時(shí)序窗口,時(shí)序窗口取決于SI,因此精確分析需要在SI延遲計(jì)算和靜態(tài)時(shí)序分析之間進(jìn)行迭代。加速SI分析的一種常用技術(shù)是首先計(jì)算SI延遲效應(yīng)(忽略時(shí)序窗口),然后僅在關(guān)鍵路徑上進(jìn)行迭代。然而,這種加速會(huì)增加悲觀情緒,因?yàn)榉顷P(guān)鍵網(wǎng)絡(luò)的時(shí)間窗和時(shí)滯會(huì)被高估。因此,非關(guān)鍵網(wǎng)絡(luò)攻擊關(guān)鍵網(wǎng)絡(luò)的影響也將是悲觀的,并導(dǎo)致過度的延遲變化。
更好的方法是從標(biāo)稱時(shí)序窗口開始,對(duì)所有網(wǎng)絡(luò)執(zhí)行快速迭代,逐步重新計(jì)算時(shí)序窗口發(fā)生變化的網(wǎng)絡(luò)。這樣,用于最終SI延遲變化計(jì)算的所有網(wǎng)絡(luò)都使用實(shí)際的時(shí)序窗口和轉(zhuǎn)換。
6SI轉(zhuǎn)換傳播
大多數(shù)時(shí)序和SI分析儀使用線性斜坡來模擬轉(zhuǎn)換,但這對(duì)于具有顛簸非線性轉(zhuǎn)換的噪聲網(wǎng)絡(luò)來說并不是一個(gè)很好的近似。線性斜坡往往更加悲觀,特別是如果它們以相同的方式測(cè)量轉(zhuǎn)換,以用于噪聲和非噪聲轉(zhuǎn)換。使用傳統(tǒng)測(cè)量(例如20-80%的電源)將極大地高估噪聲轉(zhuǎn)換對(duì)下游邏輯路徑的影響。
例如,在圖3中,攻擊者A1定時(shí)在受害者切換為高電平的同時(shí)切換為低電平,從而導(dǎo)致SI引起的路徑延遲增加。由此產(chǎn)生的紅色凹凸上升波形很難用線性回轉(zhuǎn)模型精確建模。
如果轉(zhuǎn)換閾值是Vdd的20-80%,則會(huì)報(bào)告大的轉(zhuǎn)換退化,導(dǎo)致下游路徑上出現(xiàn)相當(dāng)大的延遲悲觀。所需要的是SI延遲方法,其準(zhǔn)確地考慮接收器輸出的有效轉(zhuǎn)換影響。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/93/o4YBAF1WLTSAJNSoAAAaPDrfSIU259.jpg)
圖3—由于線性回轉(zhuǎn)造型不足造成的悲觀情緒
另一個(gè)錯(cuò)誤來源是受害者網(wǎng)絡(luò)的驅(qū)動(dòng)模型。通常,驅(qū)動(dòng)程序使用2D表進(jìn)行建模,其中表具有一組輸入轉(zhuǎn)換和輸出負(fù)載。
但是,將開關(guān)波形映射到相應(yīng)的轉(zhuǎn)換值是“多對(duì)一”映射。換句話說,可能存在具有相同轉(zhuǎn)換值的許多不同波形。受串?dāng)_影響的開關(guān)波形恰好存在這種情況,導(dǎo)致不準(zhǔn)確的串?dāng)_路徑延遲。為了精確地模擬這樣的波形,基于電流源需要更精確的驅(qū)動(dòng)器模型,或者在非線性波形的情況下,基于驅(qū)動(dòng)器的實(shí)際晶體管。如圖4所示,基于電流的延遲模型獨(dú)立于特征化的“良好表現(xiàn)”的轉(zhuǎn)換值,有助于消除傳統(tǒng)延遲表的不準(zhǔn)確性。給定任意輸入波形,它可以精確計(jì)算接收器門輸出的延遲。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/E6/pIYBAF1WLXaAXXSCAAAqhZ_XYKU843.jpg)
圖4—延遲測(cè)量和基于電流的延遲模型
接收器輸入和輸出的轉(zhuǎn)換和延遲的精確計(jì)算可以通過基于電流的延遲模型來實(shí)現(xiàn),該模型將輸出電流表征為輸入和輸出電壓以及內(nèi)部電容的函數(shù),包括米勒電容。
攻擊者的位置
受害者的延遲根據(jù)攻擊者的相對(duì)切換時(shí)間,網(wǎng)絡(luò)可能會(huì)發(fā)生很大變化。 SI延遲分析將確定對(duì)齊攻擊者所造成的最壞情況延遲變化,同時(shí)尊重受害者和攻擊者時(shí)間窗口施加的約束。
然而,這種方法存在兩種悲觀來源。首先,最壞情況的攻擊者/受害者對(duì)齊可能發(fā)生在受害者的時(shí)間窗口的中間,因此可能不會(huì)改變其前沿或后沿到達(dá)時(shí)間。其次,受害者網(wǎng)絡(luò)的最壞情況延遲可能是由于過渡后沿的噪聲而發(fā)生的 - 太遲而無法影響接收門。
為了解決第一個(gè)悲觀來源,攻擊者對(duì)齊應(yīng)該找到最大化受害者時(shí)間窗口擴(kuò)展的,同時(shí)應(yīng)該拒絕其他對(duì)齊。即使是那些產(chǎn)生較大延遲但對(duì)時(shí)序窗口影響較小的那些。
為了解決悲觀的第二個(gè)來源,應(yīng)在接收器輸出而不是輸入端進(jìn)行SI延遲測(cè)量,以確保攻擊者的對(duì)齊確實(shí)會(huì)對(duì)下游邏輯產(chǎn)生最大的影響。這種稱為基于路徑的對(duì)齊(見圖5)的技術(shù)消除了局部的基于網(wǎng)絡(luò)的最壞情況結(jié)果(局部最大值),而是提供了考慮下游路徑的全局最壞情況結(jié)果(全局最大值) )。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/93/o4YBAF1WLTyAS3ZtAAA_ACc5Qt4611.jpg)
圖5—基于路徑的對(duì)齊和SI延遲悲觀減少
如圖5中的情節(jié)A所示,傳統(tǒng)對(duì)齊會(huì)在接收器輸入的波形尾部產(chǎn)生噪聲沖擊(紅色),但是這對(duì)接收器輸出波形(藍(lán)色)沒有影響。然而,線性回轉(zhuǎn)模型將接收器輸入波形解釋為點(diǎn)紅色波形,這導(dǎo)致悲觀接收器輸出點(diǎn)藍(lán)色波形。
在圖B中,基于路徑的對(duì)齊導(dǎo)致最壞情況的接收器輸出波形(藍(lán)色),這是由受害者網(wǎng)絡(luò)上更早的攻擊者對(duì)齊引起的。請(qǐng)注意,接收器輸出波形中沒有可感知的壓擺性能下降。最終結(jié)果是線性回轉(zhuǎn)模型的路徑延遲悲觀減少了700ps。
基于路徑的對(duì)齊已經(jīng)證明,在幾種工業(yè)設(shè)計(jì)中,SI對(duì)延遲的不良悲觀情緒顯著減少(見表1)。
![怎樣減少信號(hào)完整性悲觀](http://file.elecfans.com/web1/M00/A3/E6/pIYBAF1WLZGATTx2AAAgk_Rq4O0191.jpg)
表1—基于路徑的對(duì)齊悲觀減少結(jié)果
表1比較了三種130nm設(shè)計(jì)中基于路徑的對(duì)齊與最差情況下基于網(wǎng)絡(luò)的對(duì)齊的使用。當(dāng)使用基于路徑的對(duì)齊時(shí),最壞情況下的負(fù)松弛顯著減少,使得更容易實(shí)現(xiàn)SI閉合。
基于路徑的對(duì)齊的另一個(gè)好處是它能夠利用接收器的固有濾波,以便在明確定義的平滑接收器輸出上執(zhí)行轉(zhuǎn)換和延遲測(cè)量。即使對(duì)于毛刺幅度大于電源電壓一半的非常崎嶇的波形也是如此。因此,接收器輸出上的壓擺測(cè)量也不那么悲觀。非常重要,因?yàn)樗绊懴乱粋€(gè)邏輯階段的延遲。
8結(jié)論
隨著工藝技術(shù)的縮小,潛在的SI問題的數(shù)量非線性增加。這使得設(shè)計(jì)閉合幾乎無法實(shí)現(xiàn),除非工程師采用使用先進(jìn)濾波技術(shù)(如噪聲傳播和基于路徑的對(duì)齊)的精確SI分析。這些技術(shù)將使設(shè)計(jì)人員能夠處理少數(shù)真實(shí)的SI違規(guī)行為,按時(shí)完成設(shè)計(jì)項(xiàng)目并按時(shí)交付。
期待65納米工藝及以下工藝將需要在減少SI分析悲觀主義方面取得進(jìn)一步進(jìn)展。特別是,需要基于統(tǒng)計(jì)和概率的技術(shù)來逼真地處理片上工藝變化,并且沿著長(zhǎng)關(guān)鍵路徑的最壞情況SI延遲的不可能累積增加。
責(zé)任編輯:ct
-
pcb
+關(guān)注
關(guān)注
4327文章
23175瀏覽量
400259 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
43193
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
PCB信號(hào)完整性探討-PPT
![PCB<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>探討-PPT](https://file1.elecfans.com/web3/M00/06/0A/wKgZPGeHLKeAJg2MAABWvTHrfqY227.png)
聽懂什么是信號(hào)完整性
![聽懂什么是<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>](https://file.elecfans.com/web2/M00/83/06/poYBAGOX2z6AA2hEAAA94Gv7f9I634.png)
GND與信號(hào)完整性的關(guān)系
![](https://file1.elecfans.com/web2/M00/07/F3/wKgZombzyfyAb5IGAAKSOTLSKt4017.jpg)
高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究
把信號(hào)完整性設(shè)計(jì)落到實(shí)處
![把<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>設(shè)計(jì)落到實(shí)處](https://file.elecfans.com/web2/M00/3F/CE/pYYBAGJqCX2AbtM8AAANJ1_N7GA875.jpg)
評(píng)論