模擬和混合信號設(shè)計(jì)通常被認(rèn)為是系統(tǒng)級芯片（SoC）設(shè)計(jì)中的重要瓶頸。事實(shí)證明，手動密集型過程難以自動化，因此很難獲得模擬設(shè)計(jì)生產(chǎn)率的提高。

此外，與數(shù)字設(shè)計(jì)相比，模擬設(shè)計(jì)生產(chǎn)率難以衡量。您可以根據(jù)晶體管的數(shù)量來衡量數(shù)字生產(chǎn)力，但對于模擬設(shè)計(jì)，這是一個極具誤導(dǎo)性的指標(biāo)。復(fù)雜的混合信號模塊可能需要數(shù)萬個晶體管，而不是數(shù)字模塊中的數(shù)百萬個晶體管。

然而，這些街區(qū)所消耗的面積占整個集成電路面積的20％以上。技能不在于生成晶體管，而在于理解這些有源器件與片上無源元件（如電阻器和電容器）以及連接它們的金屬軌道之間的關(guān)系。

數(shù)字設(shè)計(jì)師能夠制造使用高度自動化的綜合和布局工具。標(biāo)準(zhǔn)單元設(shè)計(jì)技術(shù)的使用支持了高水平自動化的動力，因?yàn)楣ぞ吖?yīng)商能夠使用標(biāo)準(zhǔn)單元為許多不同過程的工具提供通用基礎(chǔ)。

在模擬設(shè)計(jì)中，沒有真正標(biāo)準(zhǔn)的細(xì)胞。有標(biāo)準(zhǔn)功能，如偏置發(fā)生器和運(yùn)算放大器。但是這些功能有許多不同的體系結(jié)構(gòu)和拓?fù)浣Y(jié)構(gòu)，每個功能都必須針對特定的過程進(jìn)行調(diào)整。

自動化仍可用于模擬設(shè)計(jì)

這并不意味著您無法使自動化工作。合成是模擬設(shè)計(jì)的兩階段過程。第一部分，也是最難自動化的部分，是拓?fù)溥x擇和電路優(yōu)化過程。第二種是生成各個電路元件并將其布置在物理設(shè)計(jì)中。

第一部分是大部分工程技能所在。很難生產(chǎn)出能夠做出如此高水平?jīng)Q策的綜合工具以及經(jīng)驗(yàn)豐富的模擬設(shè)計(jì)師。

第二個是手動布局中的大部分繁瑣，以及簡單易犯錯誤的地方可以制作。這是設(shè)計(jì)綜合的第二部分，其中定制自動化技術(shù)可以對生產(chǎn)力產(chǎn)生重大影響。

在成本范圍的兩端，許多模擬布局編輯器都有編程接口，可讓設(shè)計(jì)人員實(shí)現(xiàn)自動執(zhí)行結(jié)構(gòu)和電路工作的函數(shù)庫。有些人使用模糊的專有腳本語言，但有一些使用流行的C語言，使許多工程師可以訪問它們，并在新工程師開始設(shè)計(jì)時幫助避免學(xué)習(xí)曲線。

這些工具還允許工程師構(gòu)建允許輸入和微調(diào)宏參數(shù)的用戶界面。用戶界面和底層代碼可能與設(shè)計(jì)人員想要的一樣復(fù)雜。

在編寫模擬單元生成器宏時，最高效率在于將使用的組件和單元在許多項(xiàng)目中都有很多，這樣可以收回投入的設(shè)計(jì)時間。

但這不是唯一的考慮因素。如果設(shè)計(jì)可能會隨著時間的推移而發(fā)生變化，則參數(shù)化單元可以顯著減少使設(shè)計(jì)適應(yīng)新工藝所需的返工。即使設(shè)計(jì)過程不太可能改變，設(shè)計(jì)通常也需要標(biāo)準(zhǔn)部件上的許多小型變體。

同樣，參數(shù)化的組件和單元可以相當(dāng)容易地進(jìn)行調(diào)整以實(shí)現(xiàn)這些變體，而無需為每個變體創(chuàng)建和運(yùn)行新腳本。同樣值得注意的是，特別是對于新工藝，代工廠通常幾乎每周更改設(shè)計(jì)規(guī)則，需要更改布局規(guī)格的線寬和間距等?？梢钥焖佥p松地修改宏以適應(yīng)這些規(guī)則變化。/p>

圖1＆＃151;可以快速修改宏以適應(yīng)流程變化或創(chuàng)建零件變體。第一眼看到，編寫宏來創(chuàng)建參數(shù)化組件和單元格似乎只適用于更復(fù)雜的組件。然而，工藝限制意味著即使是電阻器，電感器和電容器也需遵守相當(dāng)數(shù)量的設(shè)計(jì)規(guī)則，以確保在代工廠的工藝限制范圍內(nèi)能夠以所需的精度創(chuàng)建它們。

此外，在許多模擬電路中，例如放大器，如果要避免不需要的偏移電壓，設(shè)備之間的良好匹配與實(shí)現(xiàn)精確的絕對值同樣重要，并且需要良好的屏蔽來保護(hù)關(guān)鍵節(jié)點(diǎn)免受干擾。在開發(fā)布局時，這些注意事項(xiàng)適用于主動和被動組件。

即使是簡單的組件也需要手動創(chuàng)建

電阻器
對于小電阻器，可以使用直線段;一些過程也支持'狗骨'形狀。直段電阻器的最終電阻值取決于段的長度，寬度，厚度，薄層電阻和薄層電阻率。

折疊蛇形結(jié)構(gòu)通常用于較大的電阻值，以實(shí)現(xiàn)更好的匹配并最大限度地減少硅芯片面積。在這里，拐角會引起匹配問題，因?yàn)樗鼈儗に囎兓舾校⑶沂褂媒饘俣皇嵌嗑Ч鑱碇圃煸褦?shù)以實(shí)現(xiàn)最佳匹配是一種好的做法。

因此，蛇形電阻器由一系列矩形段構(gòu)成，為了在電阻器之間進(jìn)行精確匹配，必須從頂部和底部看到相同的幾何形狀。當(dāng)在主電阻器段的每一側(cè)上形成虛擬電阻器時，濕法和干法蝕刻工藝都會導(dǎo)致底切效應(yīng)不太明顯。

如圖2所示，Interdigitization是一種緩解流程變化以實(shí)現(xiàn)更好匹配的常用方法。顯然，電阻器的布局可能涉及許多參數(shù)，更好的模擬工具有助于創(chuàng)建電阻發(fā)生器，每次運(yùn)行宏時都可以輸入?yún)?shù)，以快速生成所需的電阻。

圖2＆＃151;諸如具有虛設(shè)條帶的叉指式蛇形電阻器之類的結(jié)構(gòu)非常復(fù)雜，足以保證投入時間來編寫發(fā)生器宏。

電容器
IC中的電容器是平行板型的。大多數(shù)是金屬 - 絕緣體 - 金屬（MIM）結(jié)構(gòu)。在精度很重要的情況下，“真實(shí)”電容器元件外部的虛設(shè)元件再次經(jīng)常用于通過減輕底切效應(yīng)來提高工藝精度。一些較新的工藝允許在電容器周圍使用虛設(shè)帶而不是虛設(shè)電容器;這可以減少避免工藝可變性問題所需的硅面積。

MIM電容器的實(shí)際尺寸受到可由較低層維持的金屬重量的限制，因?yàn)榻饘俚闹亓靠梢栽谥虚g比在邊緣周圍更多地壓縮氧化物層。這和諸如氧化物厚度之類的工藝變量意味著電容器通常需要被分解成更小的元件，通常布置在共同的質(zhì)心結(jié)構(gòu)中。

這里存在折衷，因?yàn)檩^大的單個電容器在金屬邊緣處表現(xiàn)出較少的邊緣效應(yīng)，而電容器矩陣中邊緣的總長度增加會增加該問題并且意味著必須使用更多的硅面積。然而，通過適當(dāng)?shù)幕ミB，多元件方法具有消除兩個或更多個電容器之間的不匹配的附加益處，因?yàn)榭梢圆贾貌季质沟眠^程變量均等地影響每個電容器。這些組件需要花費(fèi)很長時間手工繪制，但編寫一個生成這種電容器元素矩陣的宏是一件簡單的事情。

圖3＆＃151;編寫一個生成電容器元素矩陣的宏是一件簡單的事情，例如在這種常見的質(zhì)心結(jié)構(gòu)中。

電感器建立一個電感發(fā)生器是一個類似的事情。在這種情況下，發(fā)生器宏將使用螺旋，軌道寬度和間距的匝數(shù)來創(chuàng)建電感器。宏可以在其他層中添加連接，以確保電感器可以輕松連接到電路的其余部分。

電感器通常由頂層金屬制成，大多數(shù)工藝允許最高金屬厚度。使用較厚的金屬可以最大限度地降低電阻并最大化電感的Q因子。

寄生和雜散電容（橫向和縱向）都會降低電感的Q因子。通過僅使用產(chǎn)生大部分電感的外螺旋可以在一定程度上緩解該問題，并且避免使用對電感貢獻(xiàn)很小但對寄生效應(yīng)更顯著的內(nèi)螺旋。對于更高的電感值，如果在布局中采取措施以最小化交叉耦合和電容，則可以在彼此之上創(chuàng)建電感器并且并聯(lián)連接。

在電感器下方創(chuàng)建帶圖案的屏蔽也很有用。交叉耦合然后在屏蔽中產(chǎn)生與電感器中的電流極性相反的電流，從而最小化電感器到襯底的電容并保持Q因子。

再一次，顯然簡單組件可以從宏生成中受益匪淺;在IC設(shè)計(jì)中創(chuàng)建高Q值電感器時，可能需要處理的參數(shù)比第一次印象所能提供的要多得多。

晶體管
更復(fù)雜的元件在哪里C語言的強(qiáng)大功能，加上底層模擬工具的豐富編程接口，帶來了最大的好處?；揪w管易于繪制，實(shí)際上從一種設(shè)計(jì)復(fù)制到另一種設(shè)計(jì)。然而，具有高工藝容差的精心匹配的電路將是更復(fù)雜的元件。

使用寬，多指狀晶體管通常更好，精度至關(guān)重要。在匹配的設(shè)計(jì)中，兩個晶體管的指狀物將相互交叉。這種結(jié)構(gòu)很容易理解，但是很乏味且容易出錯。

在實(shí)踐中，所討論的關(guān)于布置無源元件的大多數(shù)問題都適用于晶體管，復(fù)雜度更高;常見的質(zhì)心結(jié)構(gòu)，端部虛設(shè)備的使用，匹配的互連以及保護(hù)環(huán)的可能使用都需要考慮在內(nèi)。宏可以在這里節(jié)省很多時間，同時保證每個阱和柵極的連接到正確的電源和信號線，它們是適當(dāng)?shù)膶挾?，并且器件具有適當(dāng)?shù)内搴蜄艠O間距特性。

一旦晶體管發(fā)生器的基本庫到位，特別是那些創(chuàng)建匹配元件的庫，就可以使用電流鏡和類似結(jié)構(gòu)自動擴(kuò)展宏的使用以構(gòu)建本地電壓源。有些人已經(jīng)采取了更多措施，實(shí)施了完整的常用電路，如偏置發(fā)生器。盡管是最困難的選擇，但這種方法在編程復(fù)雜性方面接近于細(xì)胞合成。拓?fù)洌Γ?51;由設(shè)計(jì)人員決定。

通常，在參數(shù)化單元內(nèi)可以非常容易地適應(yīng)工藝變化，可能的例外是雙極晶體管。這些都是與流程相關(guān)的，因此修改單元格需要做更多的工作。

設(shè)計(jì)，購買或免費(fèi)使用

許多EDA供應(yīng)商的設(shè)計(jì)流程免費(fèi)提供標(biāo)準(zhǔn)構(gòu)建模塊的參數(shù)化單元。供應(yīng)商自己提供它們，或者代工廠可能。其他供應(yīng)商通常會出售一些標(biāo)準(zhǔn)組件，并為其他供應(yīng)商提供開發(fā)服務(wù)?；蛘?，設(shè)計(jì)人員可以選擇創(chuàng)建自己的。

對于經(jīng)驗(yàn)豐富的C編程器，可能會在幾個小時內(nèi)創(chuàng)建一個簡單的電阻器或電容器，更復(fù)雜的晶體管可能需要長達(dá)幾天的時間。使用頻率，所需的組件或單元變體的數(shù)量，鑄造過程的可控性以及過程或設(shè)計(jì)規(guī)則變化的可能頻率將是決定前期努力是否會產(chǎn)生有價值的回報的關(guān)鍵決定因素。節(jié)省時間，或減少設(shè)計(jì)錯誤。

總結(jié)

雖然模擬設(shè)計(jì)師沒有大量的工具他們對數(shù)字邏輯工程師的處置，并不意味著大部分流程無法實(shí)現(xiàn)自動化。即使是看似簡單的無源組件也需要定義大量參數(shù)以適應(yīng)組件變體，工藝可變性和潛在的設(shè)計(jì)規(guī)則變化，因此布局自動化在這里甚至是有益的。

參數(shù)化組件和單元的開發(fā)需要模擬設(shè)計(jì)團(tuán)隊(duì)的更多前期投資，或者可以增加EDA供應(yīng)商開發(fā)的成本，但結(jié)果非常值得并確保設(shè)計(jì)人員可以使用他們來之不易的知識和經(jīng)驗(yàn)來獲得最佳效果，而不是花費(fèi)寶貴的時間來簡單地推動多邊形。

Tanner EDA的產(chǎn)品經(jīng)理Nicolas Williams與客戶和開發(fā)部門緊密合作，生產(chǎn)EDA解決方案對于今天的設(shè)計(jì)問題。他還為產(chǎn)品開發(fā)，IC設(shè)計(jì)，設(shè)計(jì)套件開發(fā)和產(chǎn)品方向做出了貢獻(xiàn)。他的專業(yè)領(lǐng)域是模擬EDA和模擬，混合信號和RF IC設(shè)計(jì)。