1.8V -> 1.5 V -> 3.3V -> VCCIO," />

欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq的電源上電順序

汽車玩家 ? 來源:瓜大三哥 ? 作者:米果不回來 ? 2020-01-01 17:27 ? 次閱讀

因為ZYNQ 的PS 和PL 部分的電源有上電順序的要求,在電路設(shè)計中,按照ZYQN 的電源要求設(shè)計,上電依次為1.0V -> 1.8V -> 1.5 V -> 3.3V -> VCCIO,下圖為電源的電路設(shè)計:

Zynq的電源上電順序

ZYNQ芯片的電源分PS系統(tǒng)部分和PL邏輯部分,兩部分的電源分別是獨(dú)立工作。PS系統(tǒng)部分的電源和PL邏輯部分的電源都有上電順序,不正常的上電順序可能會導(dǎo)致ARM系統(tǒng)和FPGA系統(tǒng)無法正常工作。

PS部分的電源有VCCPINT、VCCPAUX、VCCPLL和PS VCCO。

VCCPINT為PS內(nèi)核供電引腳,接1.0V;

VCCPAUX為PS系統(tǒng)輔助供電引腳,接1.8V;

VCCPLL為PS的內(nèi)部時鐘PLL的電源供電引腳,也接1.8V;

PS VCCO為BANK的電壓,包含VCCO_MIO0,VCCO_MIO1和VCCO_DDR,根據(jù)連接的外設(shè)不同,連接的電源電源也會不同,VCC_MIO0連接3.3V,VCCO_MIO1連接1.8V,VCCO_DDR連接1.5V。PS系統(tǒng)要求上電順序分別為先VCCPINT供電,然后VCCPAUX和VCCPLL,最后為PS VCCO。斷電的順序則相反。

Zynq的電源上電順序

PL部分的電源有VCCINT, VCCBRAM, VCCAUX和 VCCO。

VCCPINT為FPGA內(nèi)核供電引腳,接1.0V;

VCCBRAM為FPGA Block RAM的供電引腳;接1.0V;

VCCAUX為FPGA輔助供電引腳, 接1.8V;

VCCO為PL的各個BANK的電壓,包含BANK13,BANK34,BANK35,BANK的電壓連接3.3V。PL系統(tǒng)要求上電順序分別為先VCCINT供電,再是VCCBRAM, 然后是VCCAUX,最后為VCCO。如果VCCINT和VCCBRAM的電壓一樣,可以同時上電。斷電的順序則相反。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電源
    +關(guān)注

    關(guān)注

    184

    文章

    17843

    瀏覽量

    251906
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21799

    瀏覽量

    606203
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    610

    瀏覽量

    47311
收藏 人收藏

    評論

    相關(guān)推薦

    想用adp5050給zynq供電,而zynq電源時序要求,請問這個應(yīng)該怎么處理?

    我想用adp5050給zynq供電,而zynq電源時序要求,請問這個應(yīng)該怎么處理?
    發(fā)表于 01-08 10:57

    DAC7731如何實現(xiàn)這個順序呢?

    請教大家,DAC7731的電源順序,依次是: VSS,VDD,VCC,也就是模擬-12V,數(shù)字5V,模擬+12,請問如何實現(xiàn)這個
    發(fā)表于 11-27 07:22

    DAC7731如果不按順序,是否造成芯片損壞?

    1. DAC7731要求3個電源順序,否則,不能正常工作,甚至損壞,但是又沒有給出如何實現(xiàn)順序
    發(fā)表于 11-27 08:15

    ADS1278怎么設(shè)計順序的電路?。?/a>

    我用三片LDO產(chǎn)生+5V、+3.3V、+1.8V。然后分別接到芯片的AVDD、IOVDD、DVDD。這樣我的電路板一,則ADS1278的 三路電源也就同時
    發(fā)表于 01-15 06:21

    Image sensor順序 電源電路設(shè)計

    本帖最后由 csd310 于 2016-1-27 10:06 編輯 做一個image sensor的外圍電路設(shè)計,datasheet要求sensor有順序。之前沒有這方面的經(jīng)驗,請大神給些建議或者類似經(jīng)驗參考。謝謝!
    發(fā)表于 01-27 09:29

    Altera FPGA的順序

    學(xué)習(xí)的時候了解到FPGA的多路供電要求一定的斷電順序,目前在搞Altera的Cyclone IV系列的FPGA,主要有內(nèi)部邏輯供電VCCINT,PLL供電VCCD_PLL,IO口供電VCCIO等
    發(fā)表于 05-18 22:36

    C6678電源設(shè)計 請問我想用繼電器控制每個電源順序,這樣能實現(xiàn)嗎?

    各位專家,6678是有一定的順序的,所以需要電源控制。我想用繼電器控制每個電源
    發(fā)表于 08-07 08:17

    請問AD9243順序有什么要求嗎

    AD9243的內(nèi)部電源為5V,而輸出驅(qū)動電源DRVDD支持3.3V,請問這時兩種電源順序
    發(fā)表于 11-05 09:25

    請問多個TPS62130應(yīng)該怎么設(shè)計的先后順序?

    我想設(shè)計一個基于Xlinx ZYNQ的板子,根據(jù)Xlinx官方手冊要求電源是有順序,請教專家一下,多個TPS62130應(yīng)該怎么設(shè)計
    發(fā)表于 04-08 08:00

    TLV320AIC3262電源順序要求是什么?

    看手冊說3262 電源是有順序要求的?(利用MCU IO 來控制電源芯片使能端),TLV320AIC3262 Stick EVM 這個評
    發(fā)表于 08-14 06:57

    【MPS電源評估板試用體驗】MPM54304試用配置初次

    )1.5V-1.5A4)3.3V-1.5A順序為:1.0V->1.8V->1.5V-3.3V查看MPM54304手冊單片可滿足試用需求,切上
    發(fā)表于 07-14 12:39

    s5pv210順序是怎么控制的

    原理圖上有一根控制線XPWRRGTON,默認(rèn)拉。它同時連接到其他的電源芯片(內(nèi)核1.1、1.2,io3.3)。如圖1這根線為高時,幾個電源芯片同時開始工作,怎么實現(xiàn)
    發(fā)表于 07-20 14:28

    s5pv210順序是怎么控制的

    原理圖上有一根控制線XPWRRGTON,默認(rèn)拉。它同時連接到其他的電源芯片(內(nèi)核1.1、1.2,io3.3)。如圖1這根線為高時,幾個電源芯片同時開始工作,怎么實現(xiàn)
    發(fā)表于 11-17 11:34

    如何控制FPGA各電源順序呢?

    如何控制FPGA各電源順序呢?請教一下大神
    發(fā)表于 03-27 13:48

    Zynq UltraScale+PS MIO可能在上期間出現(xiàn)高位毛刺

    Zynq UltraScale+ PS MIO 可能在 VCCO_PSMIO 電源緩升期間輸出高位毛刺
    的頭像 發(fā)表于 07-10 16:47 ?1102次閱讀
    <b class='flag-5'>Zynq</b> UltraScale+PS MIO可能在上<b class='flag-5'>電</b>期間出現(xiàn)高位毛刺