欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

下拉電阻選擇

黃工的嵌入式技術(shù)圈 ? 來源:黃工的嵌入式技術(shù)圈 ? 作者:黃工的嵌入式技術(shù) ? 2020-02-27 15:33 ? 次閱讀

RS-485總線廣泛應(yīng)用于通信工業(yè)自動(dòng)化等領(lǐng)域,在實(shí)際應(yīng)中,通常會(huì)遇到是否需要加上下拉電阻以及加多大的電阻合適的問題,下面我們將對這些問題進(jìn)行詳細(xì)的分析。

一、為什么需要加上下拉電阻?

1.當(dāng)485總線差分電壓大于+200mV時(shí),485收發(fā)器輸出高電平;

2.當(dāng)485總線差分電壓小于-200mV時(shí),485收發(fā)器輸出低電平;

3.當(dāng)485總線上的電壓在-200mV~+200mV時(shí),485收發(fā)器可能輸出高電平也可能輸出低電平。但一般總處于一種電平狀態(tài),若485收發(fā)器的輸出低電平,這對于UART通信來說是一個(gè)起始位,此時(shí)通信會(huì)不正常。

當(dāng)485總線處于開路(485收發(fā)器與總線斷開)或者空閑狀態(tài)(485收發(fā)器全部處于接收狀態(tài),總線沒有收發(fā)器進(jìn)行驅(qū)動(dòng))時(shí),485總線的差分電壓基本為0,此時(shí)總線就處于一個(gè)不確定的狀態(tài)。同時(shí)由于目前485芯片為了提高總線上的節(jié)點(diǎn)數(shù),輸入阻抗設(shè)計(jì)的比較高,例如輸入阻抗為1/4單位阻抗或者1/8單位阻抗(單位阻抗為12kΩ,1/4單位阻抗為48kΩ),在管腳懸空時(shí)容易受到電磁干擾。

因此為了防止485總線出現(xiàn)上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發(fā)模塊(例如RSM485PCHT),由于模塊內(nèi)部具有上下拉電阻(對于RSM485PCHT,內(nèi)部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。

二、什么情況下需要加上下拉電阻?

當(dāng)遇到信號反射問題時(shí),通常會(huì)通過增加匹配電阻來避免信號反射,以1對1通信為例,如圖1所示。由于485總線通常使用特性阻抗為120Ω的雙絞線,因此在485總線的首尾兩端增加120Ω終端電阻來避免信號反射問題。


圖1:兩個(gè)RSM485PCHT模塊通信電路

根據(jù)RSM485PCHT的具體參數(shù)(如表1)可以得到如圖2所示等效電路,其中RPU、RPD為模塊內(nèi)部在485總線上加的上下拉電阻,RIN為模塊的輸入阻抗。

表1 RSM485PCHT參數(shù)


圖2:RSM485PCHT通信等效示意圖

當(dāng)兩個(gè)模塊都處于接收狀態(tài)時(shí),可以根據(jù)基爾霍夫電流定律對節(jié)點(diǎn)A和節(jié)點(diǎn)B列出下列公式:

根據(jù)上述公式可以計(jì)算AB之間的差分電壓為:

此時(shí)模塊已處于不確定狀態(tài),模塊接收器可能輸出為高電平,也可能輸出為低電平,這時(shí)就需要在模塊外部增加上下拉電阻保證模塊在空閑時(shí)不處于不確定狀態(tài)。

三、上下拉電阻如何???

假設(shè)模塊的輸出電源電壓V?O相同,由于RGND接在一起,因此可以認(rèn)為模塊內(nèi)部的上拉電阻是并聯(lián)在一起的,為了方便解釋,對圖2的電路進(jìn)行整理,如圖3所示,在模塊外部增加上下拉電阻可以選擇只增加一組,也可以選擇在每個(gè)模塊都增加上下拉電阻,為了解釋方便,我們在485總線上增加一組上下拉電阻。


圖3 :RSM485PCHT通信等效電路圖

其中:

RPU為模塊內(nèi)部上拉電阻,RPD為模塊內(nèi)部的下拉電阻,本例中為24kΩ;

RIN為模塊接收器輸入阻抗,本例取最小值為120kΩ;

RT為終端電阻,本例取120Ω;

RPU_EX為模塊外部所加的上拉電阻,RPD_EX為模塊外部所加的下拉電阻;

由于RSM485PCHT的門限電平為-200mV~+200mV,一般留有100mV或200mV的電壓裕量,本例留有100mV的電壓裕量,根據(jù)前面所推導(dǎo)的差分電壓公式,可以得到下面計(jì)算公式:

由于RSM485PCHT在供電電壓范圍為4.75V~5.25V,取VO=4.75V(最低輸入電壓VCC=4.75V情況下),可得:

由RPU=24kΩ,可得RPU_EX=RPD_EX=461.9Ω,由于計(jì)算出的電阻值為最大值,因此可以選擇在485總線上僅加一組410Ω或390Ω的上下拉電阻,或者加兩組910Ω上下拉電阻。

四、如何驗(yàn)證上下拉電阻取值?

上述計(jì)算僅考慮了485總線空閑狀態(tài)時(shí)不處于不確定狀態(tài),并沒有考慮485收發(fā)器的驅(qū)動(dòng)能力和所用元器件的功耗等問題。外部所加上下拉電阻越小,可以將485總線空閑狀態(tài)差分電壓保持的越高,但與此同時(shí),終端電阻和上下拉電阻的功耗也越大,對485收發(fā)器的驅(qū)動(dòng)能力要求也越高,當(dāng)超過485收發(fā)器的驅(qū)動(dòng)能力時(shí),也會(huì)導(dǎo)致通信失敗。

根據(jù)RS-485標(biāo)準(zhǔn),當(dāng)接收器的輸入阻抗為單位阻抗時(shí)(最小為12k),總線上最多可以接32個(gè)節(jié)點(diǎn),485的差分負(fù)載最大為54Ω,此時(shí)差分輸出電壓最小為1.5V。


圖4 :485總線連接32個(gè)節(jié)點(diǎn)等效示意圖

如圖4所示,我們可以看到當(dāng)485總線上接有32個(gè)節(jié)點(diǎn)時(shí),總線A或B的共模負(fù)載為:

由此可見,對于RS-485的標(biāo)準(zhǔn)來說,A總線或B總線的最大共模負(fù)載為375Ω。


圖5 :485總線增加終端電阻等效示意圖

當(dāng)增加終端電阻后,可以發(fā)現(xiàn)485總線的共模負(fù)載沒有發(fā)生變化,但差模負(fù)載急劇減小,差模負(fù)載為:

因此當(dāng)485總線的節(jié)點(diǎn)數(shù)達(dá)到最多以及增加終端電阻后,485總線的差模負(fù)載仍大于54Ω,根據(jù)RS-485的標(biāo)準(zhǔn),差分輸出電壓最小為1.5V。


圖6 :RSM485PCHT 64個(gè)節(jié)點(diǎn)等效示意圖

以RSM485PCHT為例說明增加上下拉電阻的情況,如圖6所示,總線A或B的共模負(fù)載為:

實(shí)際測試上述情況,驅(qū)動(dòng)輸出的最小差分電壓3.02V,這個(gè)電壓遠(yuǎn)大于RS-485標(biāo)準(zhǔn)規(guī)定的最小差分輸出電壓1.5V。


圖7 :RSM485PCHT 64個(gè)節(jié)點(diǎn)增加終端電阻示意圖

當(dāng)在485總線上增加終端電阻時(shí),可以看出總線A或B的共模負(fù)載并沒有發(fā)生變化,而差分阻抗有了較大的變化,此時(shí)差模負(fù)載為:

計(jì)算出的差模負(fù)載要略大于RS-485標(biāo)準(zhǔn)規(guī)定的最大負(fù)載為54Ω,我們對RSM485PCHT進(jìn)行實(shí)際測試,其輸出差分電壓1.58V,略大于標(biāo)準(zhǔn)規(guī)定的最小電壓。

當(dāng)差模負(fù)載為54Ω(485總線接兩個(gè)120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為270Ω)時(shí),RSM485PCHT的差分輸出電壓為1.52V(實(shí)測值),基本和RS-485標(biāo)準(zhǔn)相同。當(dāng)差模負(fù)載為41.54Ω(485總線接兩個(gè)120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為135Ω)時(shí),RSM485PCHT的差分輸出電壓在1.17V左右(實(shí)測值),在這種情況下可以通信。但485收發(fā)芯片手冊中規(guī)定的最大差模負(fù)載通常為54Ω,即在485總線上增加兩個(gè)120Ω后,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于270Ω。同時(shí)為了保證穩(wěn)定可靠通信,一般485總線的上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于375Ω。

五、總結(jié)

1.通信線應(yīng)選用屏蔽雙絞線,屏蔽層應(yīng)單點(diǎn)接大地;

2.當(dāng)我們沒有遇到信號反射問題時(shí),盡量不要使用終端電阻;

3.如果使用終端電阻,我們可以通過上下拉電阻調(diào)節(jié)485總線在空閑狀態(tài)的電壓值,保證不處于門限電平(-200mV~+200mV或-200mV~-40mV)范圍內(nèi);

4.當(dāng)我們增加上下拉電阻時(shí),上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應(yīng)大于375Ω。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 電阻
    +關(guān)注

    關(guān)注

    86

    文章

    5564

    瀏覽量

    172820
  • 總線
    +關(guān)注

    關(guān)注

    10

    文章

    2906

    瀏覽量

    88451
收藏 人收藏

    評論

    相關(guān)推薦

    請問ADS1278配置管腳的上拉下拉電阻阻值選擇多少?

    請問ADS1278的配置管腳的上拉下拉電阻阻值選擇多少? 上拉到 3.3v 下拉到 gnd 對了 數(shù)字地和模擬地可以公用么? 謝謝~
    發(fā)表于 01-23 08:29

    請問AD輸入端是否應(yīng)該加下拉電阻

    AD輸入端是否應(yīng)該加下拉電阻?
    發(fā)表于 12-19 09:16

    下拉電阻的使用方法

    上拉電阻是把一個(gè)信號通過一個(gè)電阻接到電源(Vcc),下拉電阻是一個(gè)信號通過一個(gè)電阻接到地(GND)。
    的頭像 發(fā)表于 11-07 10:22 ?681次閱讀
    上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的使用方法

    【RS-485總線】詳解RS-485上下拉電阻選擇

    RS-485總線廣泛應(yīng)用于通信、工業(yè)自動(dòng)化等領(lǐng)域,在實(shí)際應(yīng)中,通常會(huì)遇到是否需要加上下拉電阻以及加多大的電阻合適的問題,下面我們將對這些問題進(jìn)行詳細(xì)的分析。為什么需要加上下拉
    的頭像 發(fā)表于 09-21 08:06 ?1016次閱讀
    【RS-485總線】詳解RS-485上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的<b class='flag-5'>選擇</b>

    電路設(shè)計(jì)基礎(chǔ):上拉電阻、下拉電阻分析

    ?。?b class='flag-5'>電阻小,電流大。 3、對于高速電路,過大的上拉電阻可能邊沿變平緩。 綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理。 對上拉
    發(fā)表于 08-22 13:59

    IGBT柵極下拉電阻和穩(wěn)壓二極管的作用?

    IGBT柵極的下拉電阻要靠近柵極放置,作用是給IGBT寄生電容Cge放電,那么這個(gè)電阻一般選擇多大? IGBT的柵極加一個(gè)穩(wěn)壓二極管,是為了防止寄生電容Cgc在IGBT關(guān)斷的時(shí)候(集電
    發(fā)表于 06-16 22:09

    三極管下拉電阻的作用是什么?

    三極管下拉電阻的作用
    發(fā)表于 06-04 07:54

    通俗理解:下載口的上下拉電阻

    ,而且ST-LINK的價(jià)格也很便宜。如上圖所示,一般我們都會(huì)這樣設(shè)計(jì)SWD接口,但是為什么SWDIO需要10K電阻上拉?SWCLK為什么需要10K電阻下拉?我們先來參
    的頭像 發(fā)表于 05-20 08:11 ?3069次閱讀
    通俗理解:下載口的上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>

    上拉電阻下拉電阻的用處和區(qū)別介紹

    上拉電阻下拉電阻是電子電路設(shè)計(jì)中常用的兩種電阻。盡管它們有共同點(diǎn),例如影響電路的阻抗特性和限制電流流過電路的能力,但它們的工作原理和應(yīng)用場合存在明顯區(qū)別。下面將詳細(xì)解釋上拉
    的頭像 發(fā)表于 05-02 15:18 ?5299次閱讀
    上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的用處和區(qū)別介紹

    下拉電阻的作用有哪些

    下拉電阻是一種常見的電子元件,用于在沒有輸入或輸入為高阻抗?fàn)顟B(tài)時(shí),將電路節(jié)點(diǎn)固定在低邏輯電平(通常是地或負(fù)電源)。其主要作用包括: 確保默認(rèn)邏輯電平:下拉電阻可以保證即使沒有信號輸入或
    的頭像 發(fā)表于 05-02 15:08 ?2571次閱讀

    最全講解上下拉電阻下拉電阻選擇與上下拉電阻的應(yīng)用

    在電子元器件間中,并不存在上拉電阻下拉電阻這兩種實(shí)體的電阻,之所以這樣稱呼,原因是根據(jù)電阻不同使用的場景來定義的,其本質(zhì)還是
    的頭像 發(fā)表于 04-09 15:13 ?1w次閱讀
    最全講解上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b> 上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的<b class='flag-5'>選擇</b>與上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的應(yīng)用

    STM32cubemx在開漏和推挽輸出模式下上拉電阻下拉電阻有什么作用和區(qū)別?

    只配置過輸入的時(shí)候上拉和下拉電阻。不知道在開漏和推挽輸出模式下上拉電阻下拉電阻有什么作用和區(qū)別?并且應(yīng)該根據(jù)什么來
    發(fā)表于 03-27 07:20

    上拉電阻下拉電阻是什么

    上拉就是將不確定的信號通過一個(gè)電阻鉗位在高電平,電阻同時(shí)起限流作用。而下拉電阻是直接接到地上,接二極管的時(shí)候電阻末端是低電平,將不確定的信號
    發(fā)表于 02-29 12:39 ?4459次閱讀
    上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>是什么

    請為cx3的io口沒有內(nèi)部上拉電阻下拉電阻嗎?

    ,CyU3PGpioSetValue,在配置參數(shù)里CyU3PGpioSimpleConfig_t的結(jié)構(gòu)里,沒有看到此io口是否可以配置內(nèi)部上拉或下拉電阻。請為cx3的io口沒有內(nèi)部上拉電阻
    發(fā)表于 02-28 06:25

    關(guān)于單片機(jī)上拉電阻、下拉電阻的詳解和選取

    數(shù)字電路有三種狀態(tài):高電平、低電平、和高阻狀態(tài),有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài),可以通過上拉電阻下拉電阻的方式使處于穩(wěn)定狀態(tài),具體視設(shè)計(jì)要求而定!
    發(fā)表于 02-15 15:30 ?3924次閱讀