有些朋友不理解為什么STM32時(shí)鐘要先倍頻N倍,再分頻?你會(huì)擔(dān)心這個(gè)值太大嗎?
1寫在前面
STM32時(shí)鐘的功能,可以說(shuō)是越來(lái)越強(qiáng)大了。
從各個(gè)系列的時(shí)鐘樹可以看得出來(lái),最早F1系列的時(shí)鐘功能相對(duì)比較簡(jiǎn)單,到這后面H7、G0的時(shí)鐘越來(lái)越豐富。
今天講述一下其中的PLL環(huán)節(jié)。
2關(guān)于PLL
什么是PLL?
PLL:Phase Locked Loop鎖相環(huán)。
PLL用于振蕩器中的反饋技術(shù),通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步。
一般的晶振由于工藝與成本原因,做不到很高的頻率,而在需要高頻應(yīng)用時(shí),由相應(yīng)的器件VCO,實(shí)現(xiàn)轉(zhuǎn)成高頻,但并不穩(wěn)定,故利用鎖相環(huán)路就可以實(shí)現(xiàn)穩(wěn)定且高頻的時(shí)鐘信號(hào)。
---來(lái)自百度百科
每一塊STM32處理器至少都有一個(gè)PLL,有的甚至有好幾個(gè)PLL。
比如,F(xiàn)4有兩個(gè)PLL:
F7有三個(gè)PLL:
當(dāng)然,每個(gè)MCU型號(hào)不同,其PLL數(shù)量,及功能也有差異,具體需要看相應(yīng)手冊(cè)。
3STM32CubeMX配置時(shí)鐘樹
STM32CubeMX配置時(shí)鐘不用擔(dān)心出錯(cuò)。
原因很簡(jiǎn)單,這個(gè)工具配置時(shí)鐘樹,如果出錯(cuò),會(huì)有紅色警告。
如下圖:
具體每一個(gè)紅色警告錯(cuò)誤的原因,將光標(biāo)移到紅色警告過(guò)會(huì)有相應(yīng)提示信息。
比如,輸出PLLP值超過(guò)規(guī)定范圍:
有這個(gè)提示信息,再也不怕配置出錯(cuò)了。
PLL的倍頻和分頻值
有人覺得前面倍頻N值很大(如下圖),這樣會(huì)不會(huì)出問(wèn)題?
答案肯定是不會(huì)。但不建議將參數(shù)N設(shè)置為最大值。
特定時(shí)鐘頻率
有些時(shí)候,我們要求有特定時(shí)鐘頻率,比如USB,ETH等。這個(gè)時(shí)候PLL參數(shù)就需要合理才行。
4STM32手冊(cè)可查看PLL參數(shù)范圍
STM32的時(shí)鐘,在之前使用標(biāo)準(zhǔn)庫(kù),或者寄存器時(shí),使用的晶振頻率不是官方推薦的,很多人就會(huì)搞暈。
那么,就只有參看對(duì)應(yīng)手冊(cè),手冊(cè)上是有明確說(shuō)明的。比如F4手冊(cè)RCC章節(jié),詳細(xì)說(shuō)明的PLL各參數(shù)值范圍。
本文就寫到這里,希望對(duì)你有幫助。
-
mcu
+關(guān)注
關(guān)注
146文章
17358瀏覽量
352819 -
STM32
+關(guān)注
關(guān)注
2273文章
10926瀏覽量
357800 -
pll
+關(guān)注
關(guān)注
6文章
781瀏覽量
135346
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
STM32 F407無(wú)傳感器控制PLL
config37中根據(jù)DACCLK配置jesd clock,請(qǐng)問(wèn)下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關(guān)系的嗎?
STM32F103×8/STM32F103×B MCU手冊(cè)
使用LMK04821芯片的單PLL模式,輸出的時(shí)鐘頻率基本上是對(duì)的,但PLL2不能lock,為什么?
TLV320ADC3101 pll_clk時(shí)鐘輸出,配置參數(shù)應(yīng)該怎么配呢?
音頻設(shè)備的PLL和時(shí)鐘配置應(yīng)用說(shuō)明
![音頻設(shè)備的<b class='flag-5'>PLL</b>和<b class='flag-5'>時(shí)鐘</b>配置應(yīng)用說(shuō)明](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
CDCEL824可編程2 PLL時(shí)鐘合成器數(shù)據(jù)表
![CDCEL824可編程2 <b class='flag-5'>PLL</b><b class='flag-5'>時(shí)鐘</b>合成器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
SN74SSQEB32882時(shí)鐘PLL驅(qū)動(dòng)器數(shù)據(jù)表
![SN74SSQEB32882<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>PLL</b>驅(qū)動(dòng)器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PLL1705/PLL1706雙通道PLL多時(shí)鐘發(fā)生器數(shù)據(jù)表
![<b class='flag-5'>PLL</b>1705/<b class='flag-5'>PLL</b>1706雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時(shí)鐘</b>發(fā)生器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
PLL1707/PLL1708 3.3V雙通道PLL多時(shí)鐘發(fā)生器數(shù)據(jù)表
![<b class='flag-5'>PLL</b>1707/<b class='flag-5'>PLL</b>1708 3.3V雙通道<b class='flag-5'>PLL</b>多<b class='flag-5'>時(shí)鐘</b>發(fā)生器數(shù)據(jù)表](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
紫光同創(chuàng)——PLL IP 的使用(Logos2)
易靈思的時(shí)鐘網(wǎng)絡(luò)問(wèn)題
![易靈思的<b class='flag-5'>時(shí)鐘</b>網(wǎng)絡(luò)問(wèn)題](https://file1.elecfans.com/web2/M00/F0/F1/wKgZomZz5rOAVtroAAAPySzp3yw388.png)
LVDS用法:LVDS RX 時(shí)鐘選擇 LVDS的PLL的復(fù)位信號(hào)的處理
![LVDS用法:LVDS RX <b class='flag-5'>時(shí)鐘</b>選擇 LVDS的<b class='flag-5'>PLL</b>的復(fù)位信號(hào)的處理](https://file1.elecfans.com/web2/M00/EF/BF/wKgZomZxAIWAPfqKAAA8YYAA2ws701.png)
評(píng)論