美光于前日宣布已經(jīng)開始向業(yè)界中的核心客戶出樣DDR5內(nèi)存（RDIMM）了，目前他們在DDR5內(nèi)存上面使用的是自家最新的1z nm工藝。

JEDEC于2016年就開始制定DDR5 SDRAM規(guī)范了，不過到目前為止，DDR5標(biāo)準(zhǔn)仍然處于完善期，JEDEC還沒有公布它的最終版本，預(yù)計它將會在今年正式完成DDR5標(biāo)準(zhǔn)的制定。反而是LPDDR5快了一步，在去年2月份標(biāo)準(zhǔn)就已經(jīng)正式公布，并且有廠商已經(jīng)推出了實際產(chǎn)品，并且在今年已經(jīng)有移動處理器支持它了。

美光的DDR5技術(shù)文檔也得以讓我們一窺DDR5內(nèi)存的特性。首先，在同樣的等效頻率下，DDR5內(nèi)存能夠提供更高的有效帶寬，比如同樣處于3200MT/s下，DDR5-3200的有效帶寬比DDR4-3200的要高出36%；其次是DDR5（在JEDEC標(biāo)準(zhǔn)范圍內(nèi)）的等效頻率能夠去到更高，可以達到DDR5-6400，而在DDR5-4800時，其有效帶寬就已經(jīng)是DDR4-3200的1.87倍了。

最近幾年CPU的核心數(shù)在顯著的增多，不止是服務(wù)器端，桌面端在Coffee Lake和Zen、Zen 2的推動下也是有越來越多的核心，核心數(shù)是多了，但是內(nèi)存帶寬仍然只有這么點，這使得每個核心在同時間可以吃到的內(nèi)存帶寬在減少，這將給處理器整體的性能帶來負面影響，目前在桌面端它表現(xiàn)的還不是非常明顯，可能也就是Ryzen 9 3950X這種用著雙通道DDR4內(nèi)存的16核處理器上能夠看到。

美光還在計劃新的工藝節(jié)點，在目前的1z nm節(jié)點之后，他們規(guī)劃了1α、1β和1γ，將繼續(xù)提升內(nèi)存的存儲密度，這也將是DDR5的一個重要特征。

責(zé)任編輯：wv