欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Intel首次亮相Tiger Lake晶圓 基于增強版10nm+工藝

半導(dǎo)體動態(tài) ? 來源:快科技 ? 作者:上方文Q ? 2020-01-14 10:23 ? 次閱讀

CES 2020大展上Intel首次公開了下一代移動平臺Tiger Lake(或?qū)⒚麨槭淮犷#┑牟糠旨?xì)節(jié),采用10nm+工藝,集成新的Willow Cove CPU核心、Xe LP GPU核心,IPC性能提升超過兩位數(shù),同時大大增強AI性能。

在會后的內(nèi)部展示上,Intel首次拿出了Tiger Lake的晶圓供大家鑒賞。

事實上,Intel雖然官方稱Tiger Lake使用的10nm是增強版10nm+,但嚴(yán)格來說將會是第三代(10nm++)。

在此之前,第一代10nm工藝的Cannonn Lake因為完全不合格而胎死腹中,只留下一顆雙核心而且無核顯的i3-8121U。目前的Ice Lake使用的已經(jīng)是第二代(10nm+),頻率仍然不過關(guān),最高只能做到4.1GHz。

在工藝不達(dá)標(biāo)的情況下,Ice Lake、Tiger Lake都只會出現(xiàn)在U/Y系列低功耗移動平臺上,還有服務(wù)器。

從晶圓上可以清楚地看到Tiger Lake的內(nèi)核,包括四個CPU核心(左側(cè)上方和下方)、GPU核心(右側(cè))等,根據(jù)測量核心面積是13.64×10.71=146.10平方毫米,相比于11.44×10.71=122.52平方毫米的Ice Lake增大了約20%,其中寬度不變,長度增加2.2毫米。

增大的部分主要來自GPU核顯,架構(gòu)升級,執(zhí)行單元也從64個增至96個。

搭載Tiger Lake的Intel史上最迷你主板

責(zé)任編輯:wv

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4982

    瀏覽量

    128355
  • intel
    +關(guān)注

    關(guān)注

    19

    文章

    3484

    瀏覽量

    186475
收藏 人收藏

    評論

    相關(guān)推薦

    詳解的劃片工藝流程

    在半導(dǎo)體制造的復(fù)雜流程中,歷經(jīng)前道工序完成芯片制備后,劃片工藝成為將芯片從上分離的關(guān)鍵環(huán)節(jié),為后續(xù)封裝奠定基礎(chǔ)。由于不同厚度的
    的頭像 發(fā)表于 02-07 09:41 ?414次閱讀
    詳解<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝</b>流程

    8寸的清洗工藝有哪些

    8寸的清洗工藝是半導(dǎo)體制造過程中至關(guān)重要的環(huán)節(jié),它直接關(guān)系到芯片的良率和性能。那么直接揭曉關(guān)于8寸的清洗
    的頭像 發(fā)表于 01-07 16:12 ?122次閱讀

    半導(dǎo)體制造工藝流程

    半導(dǎo)體制造是現(xiàn)代電子產(chǎn)業(yè)中不可或缺的一環(huán),它是整個電子行業(yè)的基礎(chǔ)。這項工藝的流程非常復(fù)雜,包含了很多步驟和技術(shù),下面將詳細(xì)介紹其主要的制造工藝流程。第一步:
    的頭像 發(fā)表于 12-24 14:30 ?1103次閱讀
    半導(dǎo)體<b class='flag-5'>晶</b><b class='flag-5'>圓</b>制造<b class='flag-5'>工藝</b>流程

    背面涂敷工藝的影響

    一、概述 背面涂敷工藝是在背面涂覆一層特定的材料,以滿足封裝過程中的各種需求。這種工藝
    的頭像 發(fā)表于 12-19 09:54 ?373次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>背面涂敷<b class='flag-5'>工藝</b>對<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的影響

    GaAs的清洗和表面處理工藝

    GaAs作為常用的一類,在半導(dǎo)體功率芯片和光電子芯片都有廣泛應(yīng)用。而如何處理好該類
    的頭像 發(fā)表于 10-30 10:46 ?523次閱讀
    GaAs<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的清洗和表面處理<b class='flag-5'>工藝</b>

    的制備流程

    本文從硅片制備流程為切入點,以方便了解和選擇合適的硅,硅的制備工藝流程比較復(fù)雜,加工工序多而長,所以必須嚴(yán)格控制每道工序的加工質(zhì)量,
    的頭像 發(fā)表于 10-21 15:22 ?429次閱讀

    PC應(yīng)用中 Tiger Lake處理器的非隔離式負(fù)載點解決方案

    電子發(fā)燒友網(wǎng)站提供《PC應(yīng)用中 Tiger Lake處理器的非隔離式負(fù)載點解決方案.pdf》資料免費下載
    發(fā)表于 08-26 11:33 ?0次下載
    PC應(yīng)用中 <b class='flag-5'>Tiger</b> <b class='flag-5'>Lake</b>處理器的非隔離式負(fù)載點解決方案

    詳解不同級封裝的工藝流程

    在本系列第七篇文章中,介紹了級封裝的基本流程。本篇文章將側(cè)重介紹不同級封裝方法所涉及的各項工藝。
    的頭像 發(fā)表于 08-21 15:10 ?1958次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級封裝的<b class='flag-5'>工藝</b>流程

    碳化硅和硅的區(qū)別是什么

    。而硅是傳統(tǒng)的半導(dǎo)體材料,具有成熟的制造工藝和廣泛的應(yīng)用領(lǐng)域。 制造工藝: 碳化硅的制造
    的頭像 發(fā)表于 08-08 10:13 ?1871次閱讀

    LMV321同個型號生產(chǎn)工藝差異較大的原因是什么?

    同個型號生產(chǎn)工藝差異較大的原因是?
    發(fā)表于 08-07 07:02

    WD4000系列幾何量測系統(tǒng):全面支持半導(dǎo)體制造工藝量測,保障制造工藝質(zhì)量

    TTV、BOW、WARP對制造工藝的影響對化學(xué)機械拋光工藝的影響:拋光不均勻,可能會導(dǎo)致CMP過程中的不均勻拋光,從而造成表面粗糙和殘留應(yīng)力。對薄膜沉積
    發(fā)表于 06-07 09:30 ?0次下載

    艾邁斯歐司朗正式面向全球開放多項目(MPW)服務(wù)

    的成本優(yōu)勢及其他優(yōu)勢。 艾邁斯歐司朗MPW服務(wù)提供180 nm和0.35 μm全范圍的專業(yè)工藝,包括最近推出的180 nm CMOS技術(shù)(“C18”)。2024年的服務(wù)計劃表已公布。 多項目
    的頭像 發(fā)表于 03-21 17:19 ?657次閱讀

    的劃片工藝分析

    圓經(jīng)過前道工序后芯片制備完成,還需要經(jīng)過切割使上的芯片分離下來,最后進(jìn)行封裝。
    的頭像 發(fā)表于 03-17 14:36 ?2073次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝</b>分析

    一文看懂級封裝

    共讀好書 在本文中,我們將重點介紹半導(dǎo)體封裝的另一種主要方法——級封裝(WLP)。本文將探討級封裝的五項基本工藝,包括:光刻(Pho
    的頭像 發(fā)表于 03-05 08:42 ?1604次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級封裝

    無意發(fā)展至10nm以下,第二梯隊代工廠的成熟工藝現(xiàn)狀

    電子發(fā)燒友網(wǎng)報道(文/周凱揚)半導(dǎo)體制造工藝經(jīng)過多年的發(fā)展,已經(jīng)有了翻天覆地的變化。但如果我們單從代工廠的工藝布局來看,就會發(fā)現(xiàn)變化并不算大,領(lǐng)頭的臺積電、三星等依然在加大先進(jìn)
    的頭像 發(fā)表于 02-21 00:17 ?3712次閱讀
    無意發(fā)展至<b class='flag-5'>10nm</b>以下,第二梯隊<b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工廠的成熟<b class='flag-5'>工藝</b>現(xiàn)狀