欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思又添加了一個獨一無二的高速新成員

YCqV_FPGA_EETre ? 來源:FPGA開發(fā)圈 ? 2020-07-08 16:00 ? 次閱讀

賽靈思 Virtex UltraScale+ 系列產(chǎn)品中又添加了一個獨一無二的高速新成員,這是一款新型高帶寬存儲器 (HBM) 器件,能夠以極快速度、低時延和極低功耗條件下傳輸大量數(shù)據(jù)。新型 Virtex UltraScale+ VU57P FPGA 融匯了一系列真正強(qiáng)大的功能,理想適用于數(shù)據(jù)中心和有線及無線通信中要求最嚴(yán)苛的眾多應(yīng)用。

就是這 :Virtex UltraScale+ VU57P FPGA

DDR4 等分立式商業(yè)存儲器相比,賽靈思 Virtex UltraScale+ VU57P FPGA 的存儲器帶寬和容量大幅提高,是時延敏感型工作負(fù)載的絕佳選擇,在這些工作負(fù)載中,高速的數(shù)據(jù)吞吐量和快速存儲器是關(guān)鍵需求。它將高能效計算功能與高達(dá) 460GB/s 的極高存儲器帶寬和容量結(jié)合在一起,同時運用最先進(jìn)的 PAM4 高速收發(fā)器,與主流 25G 收發(fā)器相比可實現(xiàn)兩倍的傳輸速率。集成的 HBM 控制器和 AXI 端口交換器(切換器)可提供對整個 16G HBM 的連續(xù)內(nèi)存訪問。

Virtex UltraScale+ HBM FPGA 的獨到之處在于集成 AXI 端口交換器(切換器)。它支持從任意AXI端口訪問任意的存儲器位置,節(jié)省了 25 萬個查找表、37 萬個觸發(fā)器和超過 4W 的功耗。該交換器不但能夠縮小設(shè)計尺寸、簡化設(shè)計,而且還有助于實現(xiàn)時序收斂,加快產(chǎn)品的上市速度并降低運營成本 (OPEX)。

此外,新器件還集成了高速連接,如采用 RS-FEC 模塊的 100G 以太網(wǎng)、150G Interlaken、PCIe Gen4 等,助力簡化設(shè)計工作并加快上市速度。

賽靈思新款器件的適用應(yīng)用包括:

計算加速

對數(shù)據(jù)進(jìn)行預(yù)處理是實現(xiàn)最佳性能的關(guān)鍵。與功能固定的計算器件不同,Virtex UltraScale+ VU57P 擁有自適應(yīng)邏輯和 460GB/s 的 HBM 帶寬,能夠選擇、轉(zhuǎn)換和整理數(shù)據(jù),從而為目標(biāo)加速器優(yōu)化輸入。使用其高速 PAM4 收發(fā)器,賽靈思新款 FPGA 助力實現(xiàn)吞吐量和系統(tǒng)性能的最大化。

新一代防火墻

網(wǎng)絡(luò)運營商需要無中斷、高可靠的網(wǎng)絡(luò)可用性,實現(xiàn)智能管理,同時保障數(shù)據(jù)安全,防止惡意軟件攻擊企業(yè)網(wǎng)絡(luò)。Virtex UltraScale+ VU57P FPGA 憑借線路速率下數(shù)以千萬計的并發(fā)會話,為實現(xiàn)多層網(wǎng)絡(luò)安全提供無與倫比的可擴(kuò)展性。通過 16G HBM,安全應(yīng)用在緩沖和重新排序網(wǎng)絡(luò)流的同時能夠管理多個查找表。58G PAM4 收發(fā)器支持最新的光通信標(biāo)準(zhǔn),可實現(xiàn)新一代防火墻所需的更高吞吐量。

具備 QoS 功能的交換機(jī)和路由器

配備 16G HBM 的Virtex UltraScale+ VU57P FPGA 提供 Nx400G/200G/100G/50G 交換,搭載了用于 QoS 功能的 400G 數(shù)據(jù)路徑流水線和流量管理器。58G PAM4 收發(fā)器能夠使用最新的光通信標(biāo)準(zhǔn)建立連接,將針對外部器件的傳輸速率提高一倍。查找表和流量管理器隊列在 HBM DRAM 內(nèi)實現(xiàn)。因為設(shè)計中充分考慮了功耗/散熱要求,基于Virtex UltraScale+ VU57P FPGA 的交換機(jī)和路由器能夠選擇無蓋封裝,以較簡單的散熱方式實現(xiàn)更高性能,這對于數(shù)據(jù)中心和電信基礎(chǔ)設(shè)施具有重要意義。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7530

    瀏覽量

    164413
  • 賽靈思
    +關(guān)注

    關(guān)注

    32

    文章

    1794

    瀏覽量

    131550

原文標(biāo)題:高速計算新體驗:Xilinx Virtex UltraScale+ FPGA 新添獨一無二高速新成員

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    低溫失效的原因,有沒有別的方法或者些見解?

    低溫失效的原因,有沒有別的方法或者些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻
    發(fā)表于 12-30 16:28

    FPGA產(chǎn)品的主要特點

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題度對行業(yè)產(chǎn)生深遠(yuǎn)影響。易通過優(yōu)化供應(yīng)鏈管理、強(qiáng)化產(chǎn)能規(guī)劃,確??蛻舻腇PGA需求得到及時滿足。面向工業(yè)控制、機(jī)器視覺、醫(yī)療影像、消費電子、汽車智駕等
    的頭像 發(fā)表于 12-04 14:20 ?703次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA產(chǎn)品的主要特點

    ADS8556在采集中,突然BUSY/INT腳一無中斷輸出了,為什么?

    ADS8556,在采集中,突然BUSY/INT腳一無中斷輸出了,變成固定電平了,且只能通過AD的REST 來自動恢復(fù),請問是什么問題導(dǎo)致的,是論壇上常說的靜電抗干擾不行,導(dǎo)致AD死機(jī)?如處理,請TI工程師和有經(jīng)驗的技術(shù)達(dá)人,指導(dǎo)下。謝謝啦
    發(fā)表于 11-29 16:15

    時序約束主時鐘與生成時鐘

    、主時鐘create_clock 1.1 定義 主時鐘是來自FPGA芯片外部的時鐘,通過時鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部。對于
    的頭像 發(fā)表于 11-29 11:03 ?637次閱讀
    時序約束<b class='flag-5'>一</b>主時鐘與生成時鐘

    AD原理圖如何添加

    新的項目(Project)。 在項目中創(chuàng)建新的原理圖文件(Schematic File)。 3. 添加頁原理圖 步驟:創(chuàng)建新的圖紙
    的頭像 發(fā)表于 09-02 15:33 ?2296次閱讀

    文帶你弄清DNS和域名之間的關(guān)系

    我們每日都暢游在互聯(lián)網(wǎng)的海洋中,頻繁地運用網(wǎng)絡(luò)資源來查詢和搜集多樣化的資料與信息。在這個過程中,基礎(chǔ)而關(guān)鍵的概念值得我們關(guān)注:您是否意識到,我們所訪問的每一個網(wǎng)頁都配備了
    的頭像 發(fā)表于 08-21 15:45 ?406次閱讀

    蜂窩物聯(lián)云平臺:站式服務(wù),智能生活從此開始!

    獨一無二的用戶體驗。 數(shù)據(jù)集中看板將所有關(guān)鍵數(shù)據(jù)整合于界面,實現(xiàn)快速瀏覽與決策。實時數(shù)據(jù)、視頻、地圖定位等應(yīng)俱全。 、功能模塊亮點
    的頭像 發(fā)表于 07-19 15:52 ?228次閱讀
    蜂窩物聯(lián)云平臺:<b class='flag-5'>一</b>站式服務(wù),智能生活從此開始!

    快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道?如何下好“創(chuàng)新棋”?

    7月11日,南湖區(qū)委宣傳部、清華大學(xué)馬克主義學(xué)院共同帶隊行蒞臨圍繞時頻新質(zhì)生產(chǎn)力創(chuàng)新層面進(jìn)行實地調(diào)研,
    的頭像 發(fā)表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發(fā)展新質(zhì)生產(chǎn)力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創(chuàng)新棋”?

    NucleiStudio_IDE下調(diào)試直報all ones錯誤怎么解決?

    在看到大佬們的帖子之后,自己也嘗試將hummingbird v2移植到的板卡上,但是在IDE里直報錯 開始用的是Sipeed的調(diào)試
    發(fā)表于 07-03 06:03

    藍(lán)牙中開啟自定義服務(wù)之后,添加了子服務(wù),怎么添加子服務(wù)???

    藍(lán)牙中開啟自定義服務(wù)之后,添加了子服務(wù),怎么添加子服務(wù)啊 按照我的理解,在創(chuàng)建第一個
    發(fā)表于 06-19 08:32

    RFID芯片摜蛋牌:高科技與傳統(tǒng)玩法結(jié)合,游戲體驗煥然新。

    “RFID芯片摜蛋牌”是將RFID芯片嵌入傳統(tǒng)摜蛋牌中,利用了無線射頻識別技術(shù),將數(shù)字化與傳統(tǒng)紙牌完美結(jié)合。它賦予每張撲克牌獨一無二的身份標(biāo)識,并能實時傳輸信息至相關(guān)系統(tǒng)或設(shè)備。
    的頭像 發(fā)表于 05-28 11:34 ?658次閱讀

    快訊 | 熱烈歡迎嘉興市政協(xié)行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作!

    近日,嘉興市政協(xié)行領(lǐng)導(dǎo)蒞臨總部調(diào)研指導(dǎo)工作,副總經(jīng)理王文濤、田永和全程陪同。嘉興市政協(xié)
    的頭像 發(fā)表于 05-17 13:22 ?527次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 熱烈歡迎嘉興市政協(xié)<b class='flag-5'>一</b>行領(lǐng)導(dǎo)蒞臨<b class='flag-5'>賽</b><b class='flag-5'>思</b>總部調(diào)研指導(dǎo)工作!

    給我FPGA,可以撬起所有顯示的接口和面板

    作為FPGA的發(fā)明者——,手握極具靈活性、高性能的FPGA技術(shù),似乎看別的芯片都有種嫌棄不夠暢快的感覺。當(dāng)瞄上顯示領(lǐng)域時,就會發(fā)出來自心底的
    發(fā)表于 04-25 18:10

    stm32l051加SD卡功能,在工程中添加了FATFS文件,出現(xiàn)了內(nèi)存不夠的錯誤為什么?

    小弟現(xiàn)在開發(fā)stm32l051,想加SD卡功能,在工程中添加了FATFS文件,出現(xiàn)了內(nèi)存不夠的錯誤。我查了數(shù)據(jù)手冊,l051的FLASH有64K,RAM有8K,沒加FATFS之前
    發(fā)表于 04-18 06:09

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?1088次閱讀