AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形??傮w而言,AXI-4 Memory Mapped由五個通道構(gòu)成,如下圖所示:寫地址通道、寫數(shù)據(jù)通道、寫響應(yīng)通道、讀地址通道和讀數(shù)據(jù)通道。
上圖中的箭頭方向表明了信號的流向(主到從或從到主)。例如:對于寫通道,主設(shè)備把數(shù)據(jù)發(fā)送給從設(shè)備,同時從設(shè)備給主設(shè)備發(fā)送響應(yīng)信號,表明數(shù)據(jù)交易的完成。對于讀通道,從設(shè)備根據(jù)主設(shè)備提供的地址信息把數(shù)據(jù)發(fā)送給主設(shè)備。
每個通道都有自己的VALID/READY握手信號對,如下圖所示。只有當(dāng)握手信號同時有效時,該通道其他信號才有效。
寫地址通道
對于寫地址通道,這里主要介紹以下幾個信號,如下圖所示。寫地址通道的信號名稱均以AW開頭。從圖中可以看到除AWREADY之外,其余信號均由主設(shè)備產(chǎn)生傳遞給從設(shè)備。AWADDR為寫數(shù)據(jù)第一個Byte的地址,從設(shè)備會根據(jù)此值計(jì)算后續(xù)Byte地址。AWLEN+1即為突發(fā)長度,表明了發(fā)送數(shù)據(jù)的個數(shù)(不是Byte數(shù))。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
原文標(biāo)題:深入理解AXI-4 Memory Mapped 接口協(xié)議
文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
在 AXI 基礎(chǔ)第 2 講 一文中,曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4
發(fā)表于 07-08 09:31
?3081次閱讀
無論是做SOC設(shè)計(jì)還是FPGA設(shè)計(jì),AXI4總線是經(jīng)常提及的。關(guān)于AXI4總線關(guān)于什么是AXI4總線的定義,網(wǎng)絡(luò)上相關(guān)的文章不勝枚舉,也是無論是做FPGA還是ASIC都是必須要了解和掌握的知識
發(fā)表于 08-02 14:28
這是SoC Designer AXI4協(xié)議包的用戶指南。該協(xié)議包包含SoC Designer組件、探針和ARM AXI4協(xié)議的事務(wù)端口
發(fā)表于 08-10 06:30
您可以將協(xié)議斷言與任何旨在實(shí)現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI
發(fā)表于 08-10 06:39
在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在
發(fā)表于 09-24 09:50
?5633次閱讀
新的賽靈思器件設(shè)計(jì)中不可或缺的一部分。充分了解其基礎(chǔ)知識對于賽靈思器件的設(shè)計(jì)和調(diào)試都很有幫助。 本篇博文將介紹賽靈思器件上的 AXI3/AXI4 的相關(guān)基礎(chǔ)知識。首先,我們將從一些通俗
發(fā)表于 09-27 11:06
?6725次閱讀
和接口的構(gòu)架 在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,
發(fā)表于 11-02 11:27
?4397次閱讀
上面兩圖的區(qū)別是相比AXI3,AXI4協(xié)議需要確認(rèn)AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢?
發(fā)表于 03-30 09:59
?1171次閱讀
AXI4 協(xié)議定義了五個不同的通道,如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機(jī)制
發(fā)表于 05-08 11:37
?1294次閱讀
上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進(jìn)行了說明,本文對AXI4接口的信號進(jìn)行說
發(fā)表于 05-24 15:05
?1589次閱讀
上文FPGA IP之AXI4協(xié)議1_信號說明把AXI協(xié)議5個通道的接口信息做了說明,本文對上文說的信號進(jìn)行詳細(xì)說明。
發(fā)表于 05-24 15:06
?1197次閱讀
本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解,是因?yàn)檫@個協(xié)議在SoC、IC設(shè)計(jì)中應(yīng)用比較廣泛。
發(fā)表于 01-17 12:21
?2537次閱讀
AXI4和AXI3是高級擴(kuò)展接口(Advanced eXtensible Interface)的兩個不同版本,它們都是用于SoC(System on Chip)設(shè)計(jì)中的總線協(xié)議,用于處
發(fā)表于 05-10 11:29
?7342次閱讀
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD,無需CPU,自動加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用
發(fā)表于 07-18 09:17
?659次閱讀
AMBA AXI4(高級可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
發(fā)表于 10-28 10:46
?321次閱讀
評論