ZCU10中MPSoC對DDR復位信號設計
Xilinx的開發(fā)板ZCU102支持休眠到內存（suspend-to-ram）。休眠到內存時，DDR進入自刷新，MPSoC被關電，完全不耗電。喚醒時，MPSoC根據(jù)外部輸入信號判斷出不是上電啟動而是休眠，就從DDR讀出系統(tǒng)狀態(tài)，恢復系統(tǒng)。
MPSoC啟動時，它的DDR控制器會驅動DDR的復位信號，有可能破壞DDR里的數(shù)據(jù)。為了避免這種情況，需要對DDR復位信號進行特殊設計。
在開發(fā)板ZCU102上，DDR復位信號由外部單片機MSP430和MPSoC聯(lián)合控制，兩個的控制信號經過SN74AUC1G32（2輸入或）再連接到DDR內存條。MSP430的信號有下拉，缺省情況下只由MPSoC控制DDR復位信號。如果需要支持休眠到內存（suspend-to-ram），MSP430控制I2C芯片輸出高，相當于屏蔽了DDR復位功能，使DDR內存條一直不被復位。
下面是相關的原理圖。DDR4_SODIMM_RESET_B信號連接到DDR內存條。ZYNQ_DDR4_SODIMM_RESET_B是從MPSoC來的信號。PS_DIMM_SUSPEND_EN來自于MSP430控制的I2C芯片TCA6416APWR。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
單片機
+關注
關注
6044文章
44624瀏覽量
638947 -
DDR
+關注
關注
11文章
716瀏覽量
65564 -
Xilinx
+關注
關注
71文章
2171瀏覽量
122231 -
MPSoC
+關注
關注
0文章
199瀏覽量
24326 -
復位信號
+關注
關注
0文章
54瀏覽量
6373
發(fā)布評論請先 登錄
相關推薦
Zynq UltraScale + MPSoC USB 3.0 CDC器件類設計
Windows主機PC上測試LinuxZynq?UltraScale+?MPSoC USB 3.0通信設備類功能：將SD卡裝入J100連接器中的ZCU102板打開電路板。在主機PC上啟動已安裝的UART
發(fā)表于 01-03 09:59
為什么在Vivado（任何版本）中沒有ZCU102的板級支持？
嗨，我剛收到一對閃亮的新ZCU102開發(fā)板。 MPSoC部分是一個“ES”，我認為是工程硅。這就是為什么在Vivado（任何版本）中沒有ZCU102的板級支持？既然
發(fā)表于 10-11 09:02
請問Zynq Ultrascale + MPSOC本身是否存在問題？
ZCU102演示，DP-to-HDMI適配器目前無法開箱即用，即使將來也可能只支持一部分適配器。這需要更新的芯片版本和更多測試?！蔽蚁朊靼诪槭裁磿@樣。1）Zynq Ultrascale + MPSOC
發(fā)表于 10-14 09:17
如何調試Zynq UltraScale+ MPSoC VCU DDR控制器
的普通問題，還是一個出現(xiàn)在正在使用 Zynq UltraScale+ MPSoC VCU DDR 控制器的地方的特殊問題?！ ?b class='flag-5'>DDR 性能： 對于性能問題，可將板上的性能與 ZCU1
發(fā)表于 01-07 16:02
如何使用ZCU102評估板來運行應用
的教程。這些視頻是使用 Vivado? Design Suite 2019.1 版和賽靈思軟件開發(fā)套件 (SDK) 創(chuàng)建的。其中所含示例均為針對 Zynq? UltraScale+? MPSoC ZCU102 Rev1 評估板的示例。視頻 1 演示了如何使用
發(fā)表于 12-23 06:53
Zynq UltraScale+ MPSoC ZCU102評估套件解決方案
Zynq UltraScale+ MPSoC ZCU102 評估套件使用 MAX15301 及 MAX15303 PMBus 穩(wěn)壓器以及 MAX20751E 主控基于 Maxim PMBus 的電源
Zynq UltraScale+ MPSoC的ZCU102開發(fā)套件的開發(fā)流程
使用Zynq UltraScale + MPSoC的ZCU102開發(fā)套件，該視頻展示了使用SDSoC開發(fā)環(huán)境的開發(fā)流程。
如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器？
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上與 Zynq
發(fā)表于 02-23 06:00
?15次下載
Zynq UltraScale + MPSoC的DDR接口
本篇主要針對Zynq UltraScale + MPSoC的DDR接口，從硬件設計的角度進行詳細介紹，最后展示一下小編之前自己設計的基于ZU+的外掛8顆DDR4的設計。 目前比較常用的DDR
在MPSoC ZCU106單板的HDMI-Tx上基于eglfs_kms的運行QT應用程序
按照在MPSoC上運行基于eglfs_kms的QT應用程序, 可以在MPSoC ZCU106單板的DP上基于eglfs_kms的運行QT應用程序。按照在VCUTRD 2020.1 里設置HDMI-TX顯示QT界面, 可以在
MPSoC設計中USB Phy的復位信號
在Xilinx的ZCU102和ZCU106單板設計中，使用了管腳PS_MODE1作為外部USB Phy的復位信號。在
ZCU106在PLDDR實現(xiàn)超低延時編碼
Xilinx提供超低延時編解碼方案，在ZCU106單板上可以驗證。文檔MPSoC VCU TRD 2020.2 Low Latency XV20 提供了詳細命令。缺省情況下，編碼使用的是PS DDR
發(fā)表于 08-02 09:12
?851次閱讀
zcu102和zcu104有什么區(qū)別
思UltraScale+多目標器件系列開發(fā)的平臺，同時具備了高性能計算（HPC）和嵌入式特性。 處理器： ZCU102和ZCU10
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件
架構的 Mali-400 MP2 圖形處理單元。該套件的 ZCU102 板支持所有主要外設和接口，支持許多應用的開發(fā)。 特征 針對使用 Zynq Ultrascale+ MPSoC 的快速應用原型設計進行了優(yōu)化 DDR4 SOD
工商網(wǎng)監(jiān)
評論