欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計中解決跨時鐘域的三大方案

454398 ? 來源:CSDN博主 ? 作者:weixin_43343190 ? 2020-11-21 11:13 ? 次閱讀

時鐘域處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好跨時鐘域間的數(shù)據(jù),可以說是每個FPGA初學(xué)者的必修課。如果是還是在校的學(xué)生,跨時鐘域處理也是面試中經(jīng)常常被問到的一個問題。

在本篇文章中,主要介紹3種跨時鐘域處理的方法,這3種方法可以說是FPGA界最常用也最實用的方法,這三種方法包含了單bit和多bit數(shù)據(jù)的跨時鐘域處理,學(xué)會這3招之后,對于FPGA相關(guān)的跨時鐘域數(shù)據(jù)處理便可以手到擒來。

本文介紹的3種方法跨時鐘域處理方法如下:
1. 打兩拍;"
2. 異步雙口RAM;"
3. 格雷碼轉(zhuǎn)換;"

第一種方法:打兩拍

大家很清楚,處理跨時鐘域的數(shù)據(jù)有單bit和多bit之分,而打兩拍的方式常見于處理單bit數(shù)據(jù)的跨時鐘域問題。

打兩拍的方式,其實說白了,就是定義兩級寄存器,對輸入的數(shù)據(jù)進行延拍。如下圖所示。


先簡單說下兩級寄存器的原理:兩級寄存是一級寄存的平方,兩級并不能完全消除亞穩(wěn)態(tài)危害,但是提高了可靠性減少其發(fā)生概率。總的來講,就是一級概率很大,三級改善不大。

這樣說可能還是有很多人不夠完全理解,那么請看下面的時序示意圖:


data是時鐘域1的數(shù)據(jù),需要傳到時鐘域2(clk)進行處理,寄存器1和寄存器2使用的時鐘都為clk。假設(shè)在clk的上升沿正好采到data的跳變沿(從0變1的上升沿,實際上的數(shù)據(jù)跳變不可能是瞬時的,所以有短暫的跳變時間),那這時作為寄存器1的輸入到底應(yīng)該是0還是1呢?這是一個不確定的問題。所以Q1的值也不能確定,但至少可以保證,在clk的下一個上升沿,Q1基本可以滿足第二級寄存器的保持時間和建立時間要求,出現(xiàn)亞穩(wěn)態(tài)的概率得到了很大的改善。

如果再加上第三級寄存器,由于第二級寄存器對于亞穩(wěn)態(tài)的處理已經(jīng)起到了很大的改善作用,第三級寄存器在很大程度上可以說只是對于第二級寄存器的延拍,所以意義是不大的。

第二種方法:異步雙口RAM

處理多bit數(shù)據(jù)的跨時鐘域,一般采用異步雙口RAM。假設(shè)我們現(xiàn)在有一個信號采集平臺,ADC芯片提供源同步時鐘60MHz,ADC芯片輸出的數(shù)據(jù)在60MHz的時鐘上升沿變化,而FPGA內(nèi)部需要使用100MHz的時鐘來處理ADC采集到的數(shù)據(jù)(多bit)。

在這種類似的場景中,我們便可以使用異步雙口RAM來做跨時鐘域處理。先利用ADC芯片提供的60MHz時鐘將ADC輸出的數(shù)據(jù)寫入異步雙口RAM,然后使用100MHz的時鐘從RAM中讀出。

對于使用異步雙口RAM來處理多bit數(shù)據(jù)的跨時鐘域,相信大家還是可以理解的。當然,在能使用異步雙口RAM來處理跨時鐘域的場景中,也可以使用異步FIFO來達到同樣的目的。

第三種方法:格雷碼轉(zhuǎn)換

對于第三種方法,Kevin在大學(xué)里邊從沒接觸過,也是在工作中才接觸到。

我們依然繼續(xù)使用介紹第二種方法中用到的ADC例子,將ADC采樣的數(shù)據(jù)寫入RAM時,需要產(chǎn)生RAM的寫地址,但我們讀出RAM中的數(shù)據(jù)時,肯定不是一上電就直接讀取,而是要等RAM中有ADC的數(shù)據(jù)之后才去讀RAM。這就需要100MHz的時鐘對RAM的寫地址進行判斷,當寫地址大于某個值之后再去讀取RAM。

在這個場景中,其實很多人都是使用直接用100MHz的時鐘于RAM的寫地址進行打兩拍的方式,但RAM的寫地址屬于多bit,如果單純只是打兩拍,那不一定能確保寫地址數(shù)據(jù)的每一個bit在100MHz的時鐘域變化都是同步的,肯定有一個先后順序。如果在低速的環(huán)境中不一定會出錯,在高速的環(huán)境下就不一定能保證了。所以更為妥當?shù)囊环N處理方法就是使用格雷碼轉(zhuǎn)換。

對于格雷碼,相鄰的兩個數(shù)間只有一個bit是不一樣的(格雷碼,在本文中不作詳細介紹),如果先將RAM的寫地址轉(zhuǎn)為格雷碼,然后再將寫地址的格雷碼進行打兩拍,之后再在RAM的讀時鐘域?qū)⒏窭状a恢復(fù)成10進制。這種處理就相當于對單bit數(shù)據(jù)的跨時鐘域處理了。

對于格雷碼與十進制互換的代碼,僅提供給大家作參考:

代碼使用的是函數(shù)的形式,方便調(diào)用,op表示編碼或者譯碼,WADDRWIDTH和RADDRWIDTH表示位寬。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA設(shè)計
    +關(guān)注

    關(guān)注

    9

    文章

    428

    瀏覽量

    26638
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5367

    瀏覽量

    121221
收藏 人收藏

    評論

    相關(guān)推薦

    如何處理好FPGA設(shè)計時鐘問題?

    時鐘處理是 FPGA 設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 09-22 10:24

    探尋FPGA時鐘處理方法

    時鐘處理是 FPGA 設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 10-20 09:27

    時鐘處理的方法

      時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 01-08 16:55

    FPGA界最常用的時鐘處理法式

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 02-21 07:00

    FPGA初學(xué)者的必修課:FPGA時鐘處理3大方

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 03-04 09:22

    如何處理好FPGA設(shè)計時鐘間的數(shù)據(jù)

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 07-29 06:19

    FPGA時鐘處理簡介

    (10)FPGA時鐘處理1.1 目錄1)目錄2)FPGA簡介3)Verilog HDL簡介4)FPG
    發(fā)表于 02-23 07:47

    FPGA界最常用也最實用的3種時鐘處理的方法

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    發(fā)表于 11-15 20:08 ?1.4w次閱讀

    如何利用FPGA設(shè)計一個時鐘的同步策略?

    基于FPGA的數(shù)字系統(tǒng)設(shè)計中大都推薦采用同步時序的設(shè)計,也就是單時鐘系統(tǒng)。但是實際的工程,純粹單時鐘系統(tǒng)設(shè)計的情況很少,特別是設(shè)計模塊與外圍芯片的通信中,
    的頭像 發(fā)表于 09-01 08:29 ?5598次閱讀
    如何利用<b class='flag-5'>FPGA</b>設(shè)計一個<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>的同步策略?

    關(guān)于FPGA時鐘的問題分析

    時鐘問題(CDC,Clock Domain Crossing )是多時鐘設(shè)計的常見現(xiàn)象。在FPGA
    發(fā)表于 08-19 14:52 ?3408次閱讀

    揭秘FPGA時鐘處理的大方

    時鐘處理是 FPGA 設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    的頭像 發(fā)表于 12-05 16:41 ?1707次閱讀

    介紹3種方法時鐘處理方法

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    的頭像 發(fā)表于 09-18 11:33 ?2.2w次閱讀
    介紹3種方法<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法

    時鐘處理的方法

    時鐘處理是FPGA設(shè)計中經(jīng)常遇到的問題,而如何處理好時鐘
    的頭像 發(fā)表于 10-18 09:12 ?8017次閱讀

    FPGA時鐘處理方法(一)

    時鐘FPGA設(shè)計中最容易出錯的設(shè)計模塊,而且一旦時鐘
    的頭像 發(fā)表于 05-25 15:06 ?2092次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>處理方法(一)

    fpga時鐘通信時,慢時鐘如何讀取快時鐘發(fā)送過來的數(shù)據(jù)?

    fpga時鐘通信時,慢時鐘如何讀取快時鐘發(fā)送過來的數(shù)據(jù)? 在
    的頭像 發(fā)表于 10-18 15:23 ?1153次閱讀