欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado約束案例:跨時(shí)鐘域路徑分析報(bào)告

電子設(shè)計(jì) ? 來(lái)源:FPGA開(kāi)源工作室 ? 作者:FPGA開(kāi)源工作室 ? 2020-11-27 11:11 ? 次閱讀

若要查看跨時(shí)鐘域路徑分析報(bào)告,可選擇以下內(nèi)容之一來(lái)查看:

A, Reports > Timing > Report Clock Interaction

B, Flow Navigator > Synthesis > Report Clock Interaction

C, Flow Navigator > Implementation > Report Clock Interaction

D,Tcl command: report_clock_interaction -name clocks_1

如圖1所示,點(diǎn)擊Synthesis-->Report Clock Interaction.

圖1 Report Clock Interaction

跨時(shí)鐘域路徑分析報(bào)告分析從一個(gè)時(shí)鐘域(源時(shí)鐘)跨越到另一個(gè)時(shí)鐘域(目標(biāo)時(shí)鐘)的時(shí)序路徑。跨時(shí)鐘域路徑分析報(bào)告有助于識(shí)別可能存在數(shù)據(jù)丟失或亞穩(wěn)態(tài)問(wèn)題的情況.

運(yùn)行“Report Clock Interaction”命令后,結(jié)果將在“時(shí)鐘交互”窗口中打開(kāi)。如下圖2所示,時(shí)鐘交互報(bào)告顯示為時(shí)鐘域矩陣,源時(shí)鐘位于垂直軸,目標(biāo)時(shí)鐘位于水平軸。

圖2 跨時(shí)鐘域路徑分析報(bào)告

A,No Path --用黑色框來(lái)表示:沒(méi)有從源時(shí)鐘到目標(biāo)時(shí)鐘的定時(shí)路徑。在這種情況下,沒(méi)有時(shí)鐘交互,也沒(méi)有任何報(bào)告。

B,Timed -- 用綠色框來(lái)表示:源時(shí)鐘和目標(biāo)時(shí)鐘具有同步關(guān)系,并安全地被約束在一起。當(dāng)兩個(gè)時(shí)鐘具有共同的主時(shí)鐘和簡(jiǎn)單的周期比時(shí),該狀態(tài)由定時(shí)引擎確定。

C,User Ignored Paths--用深藍(lán)色框來(lái)表示:用戶定義的假路徑或時(shí)鐘組約束涵蓋從源時(shí)鐘到目標(biāo)時(shí)鐘的所有路徑。

D,Partial False Path--用淡藍(lán)色框來(lái)表示:用戶定義的偽路徑約束覆蓋了從源時(shí)鐘到目標(biāo)時(shí)鐘的一些時(shí)序路徑,其中源時(shí)鐘和目標(biāo)時(shí)鐘具有同步關(guān)系。

E,Timed (Unsafe)--用紅色框來(lái)表示:源時(shí)鐘和目標(biāo)時(shí)鐘具有異步關(guān)系。在這種情況下,沒(méi)有共同的主時(shí)鐘或沒(méi)有可擴(kuò)展的時(shí)段。

F,Partial False Path (Unsafe)--用橘橙色框來(lái)表示:此類別與Timed(Unsafe)相同,只是由于偽路徑異常,從源時(shí)鐘到目標(biāo)時(shí)鐘的至少一條路徑被忽略。

G,Max Delay Datapath Only --用紫色框來(lái)表示:set_max_delay -datapath_only約束涵蓋從源時(shí)鐘到目標(biāo)時(shí)鐘的所有路徑。

Report_clock_interaction呈現(xiàn)的報(bào)告并不是根據(jù)時(shí)序約束生成的,但是和時(shí)序約束有關(guān),它反映出用戶定義的偽路徑。

例:以wavegen工程為示例,點(diǎn)擊Report Clock Interaction,如圖3所示。

圖3 wavegen跨時(shí)鐘域路徑分析報(bào)告

wavegen跨時(shí)鐘域路徑分析報(bào)上半部分已經(jīng)講過(guò),下面來(lái)講下半部分,如圖4。

圖4 時(shí)鐘交互報(bào)告下半部分內(nèi)容

A,ID: 正在顯示的源/目標(biāo)時(shí)鐘對(duì)的數(shù)字ID。

B,Source Clock: 路徑源時(shí)鐘域。

C,Destination Clock: 路徑終端的時(shí)鐘域。

D,Edges (WNS):用于計(jì)算最大延遲分析(設(shè)置/恢復(fù))的最差裕度的時(shí)鐘邊緣。

E,WNS (Worst Negative Slack):為跨越指定時(shí)鐘域的各種路徑計(jì)算的最差裕度時(shí)間。負(fù)裕量時(shí)間表示路徑違反了所需的建立(或恢復(fù))時(shí)間的問(wèn)題。

F,TNS (Total Negative Slack):屬于跨越指定時(shí)鐘域的路徑的所有端點(diǎn)的最差松弛違規(guī)的總和。

G,Failing Endpoints (TNS): 交叉路徑中的端點(diǎn)數(shù)量無(wú)法滿足時(shí)序要求。違規(guī)的總和對(duì)應(yīng)于TNS。

H,Total Endpoints (TNS):交叉路徑中端點(diǎn)的總數(shù)。

I,Path Req (WNS):定時(shí)路徑要求對(duì)應(yīng)于WNS列中報(bào)告的路徑。如果兩個(gè)時(shí)鐘中的至少一個(gè)時(shí)鐘的上升沿和下降沿都有效,則在任何時(shí)鐘對(duì)之間可能存在若干路徑要求,或者在兩個(gè)時(shí)鐘之間的路徑上應(yīng)用了一些時(shí)序異常。本專欄中報(bào)告的值并不總是最具挑戰(zhàn)性的要求。

J,Clock Pair Classification: 提供有關(guān)公共節(jié)點(diǎn)和時(shí)鐘對(duì)之間的公共周期的信息。從最高優(yōu)先級(jí)到最低優(yōu)先級(jí):忽略,虛擬時(shí)鐘,無(wú)公共時(shí)鐘,無(wú)公共周期,部分公共節(jié)點(diǎn),無(wú)公共節(jié)點(diǎn)和清除。

K,Inter-Clock Constraints: 顯示源時(shí)鐘和目標(biāo)時(shí)鐘之間所有路徑的約束摘要。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    11

    文章

    1747

    瀏覽量

    131828
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    815

    瀏覽量

    66911
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    詳細(xì)解析vivado約束時(shí)序路徑分析問(wèn)題

    路徑分析問(wèn)題作一介紹: 1、時(shí)鐘網(wǎng)絡(luò)分析 時(shí)鐘網(wǎng)絡(luò)反映了時(shí)鐘時(shí)鐘引腳進(jìn)入FPGA后在FPGA內(nèi)
    的頭像 發(fā)表于 11-29 10:34 ?8803次閱讀

    時(shí)鐘時(shí)鐘約束介紹

    解釋了什么時(shí)候要用到FALSE PATH: 1.從邏輯上考慮,與電路正常工作不相關(guān)的那些路徑,比如測(cè)試邏輯,靜態(tài)或準(zhǔn)靜態(tài)邏輯。 2. 從時(shí)序上考慮,我們?cè)诰C合時(shí)不需要分析的那些路徑,比如跨越異步
    發(fā)表于 07-03 11:59

    時(shí)序約束時(shí)鐘約束

    vivado默認(rèn)計(jì)算所有時(shí)鐘之間的路徑,通過(guò)set_clock_groups命令可禁止在所標(biāo)識(shí)的時(shí)鐘組之間以及一個(gè)時(shí)鐘組內(nèi)的
    發(fā)表于 09-21 12:40

    ArcGIS的路徑分析

    求解路徑分析表示根據(jù)要求解的阻抗查找最快、最短甚至是最優(yōu)的路徑。如果阻抗是時(shí)間,則最佳路線即為最快路線。如果阻抗是具有實(shí)時(shí)或歷史流量的時(shí)間屬性,則最佳路徑是對(duì)指定日期和時(shí)間來(lái)說(shuō)最快的路徑
    發(fā)表于 06-03 08:04

    VIVADO從此開(kāi)始高亞軍編著

    Non-Project模式下使用OOC / 542.4 綜合后的設(shè)計(jì)分析 / 542.4.1 時(shí)鐘網(wǎng)絡(luò)分析 / 542.4.2 時(shí)鐘
    發(fā)表于 10-21 18:24

    調(diào)試FPGA時(shí)鐘信號(hào)的經(jīng)驗(yàn)總結(jié)

    1、時(shí)鐘信號(hào)的約束寫法  問(wèn)題一:沒(méi)有對(duì)設(shè)計(jì)進(jìn)行全面的約束導(dǎo)致綜合結(jié)果異常,比如沒(méi)有設(shè)置異步時(shí)鐘
    發(fā)表于 11-15 14:47

    Vivado時(shí)鐘分組約束的三類應(yīng)用

    和-physically_exclusive。 -asynchronous應(yīng)用于異步時(shí)鐘,如下圖所示,CLKA和CLKB由兩個(gè)外部獨(dú)立的晶振提供,那么時(shí)鐘
    發(fā)表于 02-08 08:39 ?1150次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)鐘</b>分組<b class='flag-5'>約束</b>的三類應(yīng)用

    XDC路徑的鑒別、分析約束方法

    我們知道XDC與UCF的根本區(qū)別之一就是對(duì)時(shí)鐘路徑(CDC)的缺省認(rèn)識(shí)不同,那么碰到FPGA設(shè)計(jì)中常見(jiàn)的CDC路徑,到底應(yīng)該怎么
    發(fā)表于 11-18 04:04 ?6444次閱讀
    XDC<b class='flag-5'>路徑</b>的鑒別、<b class='flag-5'>分析</b>和<b class='flag-5'>約束</b>方法

    cdc路徑方案幫您解決時(shí)鐘難題

    這一章介紹一下CDC也就是時(shí)鐘可能存在的一些問(wèn)題以及基本的時(shí)鐘處理方法。
    的頭像 發(fā)表于 11-30 06:29 ?7272次閱讀
    cdc<b class='flag-5'>路徑</b>方案幫您解決<b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>難題

    硬件設(shè)計(jì)中教你如何正確的約束時(shí)鐘

    時(shí)鐘之間存在單位和多位混合的時(shí)鐘路徑,那么對(duì)于單位的
    的頭像 發(fā)表于 07-15 15:35 ?6616次閱讀

    關(guān)于FPGA中時(shí)鐘的問(wèn)題分析

    時(shí)鐘問(wèn)題(CDC,Clock Domain Crossing )是多時(shí)鐘設(shè)計(jì)中的常見(jiàn)現(xiàn)象。在FPGA領(lǐng)域,互動(dòng)的異步時(shí)鐘
    發(fā)表于 08-19 14:52 ?3408次閱讀

    vivado時(shí)鐘周期約束set_multicycle_path使用

    Vivado下set_multicycle_path的使用說(shuō)明 vivado下多周期路徑約束(set_multicycle_path)的使用,set_multicycle_path一般
    發(fā)表于 12-20 19:12 ?1次下載
    <b class='flag-5'>vivado</b>多<b class='flag-5'>時(shí)鐘</b>周期<b class='flag-5'>約束</b>set_multicycle_path使用

    如何從時(shí)序分析中排除時(shí)鐘路徑?

    要從時(shí)序分析刪除一組路徑,如果您確定這些路徑不會(huì)影響時(shí)序性能(False 路徑),可用FROM-TO 約束以及時(shí)序忽略 (TIG) 關(guān)鍵字。
    發(fā)表于 08-02 08:57 ?1093次閱讀

    時(shí)鐘電路設(shè)計(jì)總結(jié)

    時(shí)鐘操作包括同步時(shí)鐘操作和異步
    的頭像 發(fā)表于 05-18 09:18 ?790次閱讀
    <b class='flag-5'>跨</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>電路設(shè)計(jì)總結(jié)

    CDC時(shí)鐘處理及相應(yīng)的時(shí)序約束

    CDC(Clock Domain Conversion)時(shí)鐘分單bit和多bit傳輸
    的頭像 發(fā)表于 06-21 14:59 ?1936次閱讀