Vivado中提供了多種Debug的操作方式,下面就來總結一下:
1. 代碼中例化ILA IP核
第一種,直接例化ILA IP核:
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBLOAOfGXAAHzAdcSrOM361.png)
需要探測多少個信號,信號的位寬是多少,直接選擇即可:
![](https://file.elecfans.com/web1/M00/C7/E3/o4YBAF9uBLiAROVMAANxclN5bxY413.png)
下面界面可以選擇探測信號寬度以及觸發(fā)方式:
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBLuAOYs6AAJMtnVSLWU232.png)
可謂之簡單粗暴,如果沒人干預你,就這樣用也沒關系。之后直接在程序中例化即可。
2. 通過網表標記
綜合后生成網表,在網表中設置Debug:Mark Debug。
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBMCAZrpQAAQPwEGvevM615.png)
或者在綜合后的原理圖中Mark Debug,這和網表debug是一致的:
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBMWAaVxxAARA6NrSR0Q119.png)
在標記Debug后,就等于選擇了需要debug的信號,之后在綜合設置里設置Debug參數即可:
![](https://file.elecfans.com/web1/M00/C7/E3/o4YBAF9uBMqAL0skAAP3l8fOtlM746.png)
選擇需要Debug的信號,設置時鐘域以及觸發(fā)方式等:
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBM2AaKtQAAJBzKfELaI779.png)
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBM-ADcwzAAF0Hb1riys056.png)
之后,重新綜合,實現生成bit流文件即可完成debug,準備上板子吧。
注意:有些信號能夠Mark Debug,有些則不能,例如模塊直接的輸入信號不能:
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBNGABx_LAAFewo1iLjw469.png)
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBNSARmJcAAHT47CcWQw601.png)
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBNeACYCxAAFcAO8epEU852.png)
哎呀, 具體什么個原則我也不知道了,不如就直接在網表中試試吧,如果不行,就找類似的代替唄。
綜合后,也許你說自己找不到原理圖在哪里,那就看這里:
![](https://file.elecfans.com/web1/M00/C7/E3/o4YBAF9uBNmASwiDAAIpmKA8Oo0743.png)
方式二已經很實用了吧,不用修改代碼!
3. 代碼中Mark_debug
第三種還要在代碼中加入標記:
之后綜合,在set up debug,之后的操作同方式二。
![](https://file.elecfans.com/web1/M00/C8/59/pIYBAF9uBN6ATUGzAAEbHPE4Sw8455.png)
編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。
舉報投訴
相關推薦
伺服電機控制方式有脈沖、模擬量和通訊這三種,在不同的應用場景下,我們該如何選擇伺服電機的控制方式呢?
發(fā)表于 08-17 11:01
?7166次閱讀
在FPGA設計中,復位電路是非常重要的一部分,它能夠確保系統(tǒng)從初始狀態(tài)開始啟動并保證正確運行。本文將分別介紹FPGA中三種常用復位電路:同步復位、異步復位和異步復位同步釋放,以及相應的Verilog代碼示例。
發(fā)表于 05-14 14:44
?2679次閱讀
步進電機的三種驅動方式
發(fā)表于 01-12 17:03
1 STM32的三種開發(fā)方式通常新手在入門STM32的時候,首先都要先選擇一種要用的開發(fā)方式,不同的開發(fā)方式會導致你編程的架構是完全不一樣的
發(fā)表于 08-05 06:56
本文介紹zynq上三種方式啟動文件的生成和注意事項,包括只用片上RAM(OCM)和使用DDR3兩種情況。 JTAG方式 JTAG方式是調試中
發(fā)表于 11-10 14:49
?1.4w次閱讀
在ISE中稱為ChipScope而Vivado中就稱為in system debug。下面就介紹Vivado中如何使用debug工具。 Debug
發(fā)表于 11-17 14:05
?6.1w次閱讀
我國低壓供電系統(tǒng)的三種運行方式:國低壓供電系統(tǒng)主要有三種運行方式:TN系統(tǒng)、TT系統(tǒng)、lT系統(tǒng)。
發(fā)表于 05-26 17:06
?1.1w次閱讀
源代碼級別調試 Vivado Simulator提供了在仿真過程中debug設計的特性,通過為源代碼添加一些可控制的執(zhí)行條件來檢查出問題的地方??偟膩碚f有三種調試方法: 1.使用Step逐行調試
發(fā)表于 12-29 15:57
?1.6w次閱讀
一般伺服都有三種控制方式:速度控制方式,轉矩控制方式,位置控制方式。大多數人想知道的就是這三種控
發(fā)表于 12-14 23:12
?5495次閱讀
一般伺服都有三種控制方式:速度控制方式,轉矩控制方式,位置控制方式。大多數人想知道的就是這三種控
發(fā)表于 01-22 06:30
?7次下載
Vivado提供了三種封裝IP的方式:(1)將當前工程封裝為IP;(2)將當前工程中的BD(IPI 設計)封裝為IP;(3)將指定的文件目錄封裝為IP。 IP Packager支持的輸入文件HDL
發(fā)表于 08-10 18:09
?7170次閱讀
今天介紹的是vivado的三種常用IP核:時鐘倍頻(Clocking Wizard),實時仿真(ILA),ROM調用(Block Memory)。
發(fā)表于 02-02 10:14
?3658次閱讀
當然,限流有許多種實現的方式,Redis具有很強大的功能,我用Redis實踐了三種的實現方式,可以較為簡單的實現其方式。
發(fā)表于 02-22 09:52
?1137次閱讀
電子發(fā)燒友網站提供《光伏發(fā)電系統(tǒng)中三種DC-DC轉換電路的研究.pdf》資料免費下載
發(fā)表于 11-06 10:21
?0次下載
Windows操作系統(tǒng)提供了多種方式來管理內存,以確保系統(tǒng)資源的有效利用和性能的優(yōu)化。以下是關于Windows管理內存的三種主要方式的詳細闡
發(fā)表于 10-12 17:09
?1390次閱讀
評論