為了快速實(shí)現(xiàn)算法板級(jí)驗(yàn)證，PC端需要通過(guò)JTAG或以太網(wǎng)與FPGA形成通路。最簡(jiǎn)單便捷的方案是利用協(xié)議棧芯片，用戶可以無(wú)視底層，利用簡(jiǎn)單的SPI協(xié)議讀寫(xiě)寄存器實(shí)現(xiàn)復(fù)雜的TCP UDP等網(wǎng)絡(luò)協(xié)議。當(dāng)然帶寬會(huì)受限于SPI接口有效速率，本文采用芯片為W5500，支持10M/100M自適應(yīng)，其理論值高達(dá)80Mbps，基本達(dá)到算法驗(yàn)證的要求。

ZYNQ可以通過(guò)靈活的EMIO模擬SPI接口，從而在最少改動(dòng)官方demo的前提下移植C語(yǔ)言驅(qū)動(dòng)程序。本文著重講述EMIO的C語(yǔ)言軟件驅(qū)動(dòng)方式及可重用封裝，封裝后可以接口方式被其他應(yīng)用程序直接調(diào)用，非常方便。直接上代碼，再加以說(shuō)明。
/*
* EMIO_ope.c
*
*/

#include "xgpiops.h"
#include "xparameters.h"
#include "xstatus.h"
#include "W5500.h"
#include "EMIO_ope.h"

static XGpioPs psGpioInstancePtr;

int EMIO_init()
{
XGpioPs_Config* GpioConfigPtr;
int xStatus;

//--EMIO的初始化
GpioConfigPtr = XGpioPs_LookupConfig(GPIO_DEVICE_ID);
if(GpioConfigPtr == NULL)
return XST_FAILURE;

xStatus = XGpioPs_CfgInitialize(&psGpioInstancePtr,GpioConfigPtr, GpioConfigPtr->BaseAddr);
if(XST_SUCCESS != xStatus)
print(" PS GPIO INIT FAILED /n/r");

//--EMIO的輸入輸出操作
XGpioPs_SetDirectionPin(&psGpioInstancePtr, ETH_NRST_BASE,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, USER_SPI_MOSI_BASE,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, USER_SPI_CSN_BASE,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, USER_SPI_SCLK_BASE,1);
XGpioPs_SetDirectionPin(&psGpioInstancePtr, USER_SPI_MISO_BASE,0);

//使能輸出端口
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, ETH_NRST_BASE,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, USER_SPI_MOSI_BASE,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, USER_SPI_CSN_BASE,1);
XGpioPs_SetOutputEnablePin(&psGpioInstancePtr, USER_SPI_SCLK_BASE,1);

return xStatus;
}

void writePin(u32 pinNum,u32 value)
{
XGpioPs_WritePin(&psGpioInstancePtr, pinNum, value);
}

u32 readPin(u32 pinNum)
{
return XGpioPs_ReadPin(&psGpioInstancePtr,pinNum);
}

Xilinx封住的庫(kù)函數(shù)有其固定的“套路”。首先查找設(shè)備配置，初始化。之后設(shè)置EMIO的方向，如果是輸出方向還要使能輸出。這里將上述預(yù)處理部分封裝到EMIO_Init()函數(shù)中。之后再編寫(xiě)兩個(gè)函數(shù)分別實(shí)現(xiàn)EMIO寄存器的讀和寫(xiě)，也就是讀取輸入接口數(shù)據(jù)以及輸出數(shù)值，兩者內(nèi)部均調(diào)用Xilinx官方提供的API函數(shù)。將實(shí)現(xiàn)細(xì)節(jié)隱藏最重要的步驟：將函數(shù)聲明統(tǒng)一放置.h文件。
/*
* EMIO_ope.h
*
*/

#ifndef SRC_EMIO_OPE_H_
#define SRC_EMIO_OPE_H_

#define GPIO_DEVICE_ID XPAR_PS7_GPIO_0_DEVICE_ID

int EMIO_init();
void writePin(u32 pinNum,u32 value);
u32 readPin(u32 pinNum);

#endif /* SRC_EMIO_OPE_H_ */

此處總結(jié)下利用FPGA/SOC連接以太網(wǎng)從簡(jiǎn)單到難的設(shè)計(jì)方案是：協(xié)議棧芯片 --> LWIP開(kāi)源庫(kù) --> 基于以太網(wǎng)MAC的網(wǎng)絡(luò)協(xié)議邏輯設(shè)計(jì)--> 從上層網(wǎng)絡(luò)協(xié)議到MAC全部用HDL描述。不同的方案適合不同的需求，能靈活在開(kāi)發(fā)周期和性能 功耗等方面取舍，做到簡(jiǎn)單實(shí)用，應(yīng)該是各個(gè)行業(yè)技術(shù)人員的所追求的終極目標(biāo)。