在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進(jìn)行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對(duì)IP進(jìn)行配置,如果在我們使用到XDMA的同時(shí)也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對(duì)這類型IP進(jìn)行配置。首先說(shuō)說(shuō)XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數(shù)據(jù)傳輸事務(wù)映射到AXI總線上面,實(shí)現(xiàn)上位機(jī)直接對(duì)AXI總線進(jìn)行讀寫而對(duì)PCIE本身TLP的組包和解包無(wú)感。在提供DMA通道的同時(shí),XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機(jī)發(fā)起PCIE通信事務(wù),通過XDMA之后,轉(zhuǎn)化為AXI-Lite總線的操作,原理上的話兩者的本質(zhì)是一樣的,因?yàn)闊o(wú)論是PCIE總線還是AXI總線,本質(zhì)都是對(duì)某個(gè)地址的數(shù)據(jù)操作。
在使用該功能時(shí),需要我們?cè)贗P中啟用該功能,如下圖所示。
在啟用該功能之后,XDMA IP會(huì)出現(xiàn)M_AXI_LITE總線接口,該接口在官方的example design中是接到一個(gè)bram,在我們用于需要AXI-Lite配置的IP時(shí),我們可以通過一個(gè)AXI Interconnect或者smart connect,然后就可以對(duì)不同的IP進(jìn)行配置,當(dāng)然不僅限于VDMA。
后續(xù)計(jì)劃把XDMA的使用寫成博客,也對(duì)之前對(duì)XDMA的學(xué)習(xí)和使用進(jìn)行一個(gè)總結(jié)。
-
Xilinx
+關(guān)注
關(guān)注
71文章
2171瀏覽量
122205 -
PCIe
+關(guān)注
關(guān)注
15文章
1263瀏覽量
83250 -
AXI
+關(guān)注
關(guān)注
1文章
128瀏覽量
16725 -
vdma
+關(guān)注
關(guān)注
0文章
6瀏覽量
2760
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
玩轉(zhuǎn)賽靈思Zedboard開發(fā)板(5):基于AXI Lite總線的從設(shè)備IP設(shè)計(jì)
ZYNQ & AXI總線 & PS與PL內(nèi)部通信(用戶自定義IP)
什么會(huì)導(dǎo)致VDMA(AXI視頻直接存儲(chǔ)器訪問)的S2MM中的幀計(jì)數(shù)器中斷?
有沒有一種標(biāo)準(zhǔn)的方式到達(dá)PL AXI-Lite總線?
如何設(shè)計(jì)定制的AXI-lite主IP?
請(qǐng)問S_AXI端口是否遵循AXI_Lite協(xié)議?
如何使用AXI-PCIe橋接IP與我的邏輯進(jìn)行通信
DMA內(nèi)部寄存器的讀寫方式和應(yīng)用場(chǎng)合
幾種DMA的典型應(yīng)用場(chǎng)合介紹
一步一步學(xué)ZedBoard Zynq(四):基于AXI Lite 總線的從設(shè)備IP設(shè)計(jì)
一文詳解ZYNQ中的DMA與AXI4總線
![一文詳解ZYNQ中的DMA與<b class='flag-5'>AXI</b>4總線](https://file.elecfans.com/web1/M00/C7/DB/pIYBAF9r-uWAIO1bAAA1gxHR4mQ304.png)
AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核介紹
AXI VDMA IP 的高級(jí)用例
自定義AXI-Lite接口的IP及源碼分析
![自定義<b class='flag-5'>AXI-Lite</b>接口的<b class='flag-5'>IP</b>及源碼分析](https://file1.elecfans.com/web2/M00/8B/64/wKgaomSX-zWANGY_AAJTo5-zamM482.jpg)
評(píng)論