欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB技術(shù):allegro軟件中如何通過模型添加相對傳輸延遲的等長規(guī)則

PCB線路板打樣 ? 來源:PCB聯(lián)盟網(wǎng) ? 作者:凡億PCB培訓(xùn) ? 2020-10-14 10:20 ? 次閱讀

今天我們講述一下如何使用模型添加法去添加相對傳輸延遲的等長規(guī)則,具體的操作步驟如下所示:

第一步,打開規(guī)則管理器,執(zhí)行菜單命令Setup-Constraints,在下拉菜單中選擇Constraint Manager,如圖5-99所示,進(jìn)入到規(guī)則管理器中;

圖5-99 規(guī)則管理器示意圖

第二步,進(jìn)入到規(guī)則管理器之后,在CM左側(cè)的目標(biāo)欄中選擇Net,在Net中選擇相對傳輸延遲選項Relative Propagation Delay,如圖5-100所示;

圖5-100 相對傳輸延遲設(shè)置示意圖

第三步,選中一根需要做等長其中一根信號線,點(diǎn)擊鼠標(biāo)右鍵,選擇SigXplorer進(jìn)行模型分析,如圖5-101所示;

圖5-101 模型分析設(shè)置示意圖

第四步,彈出的如圖5-102所示的界面,顯示了該網(wǎng)絡(luò)的鏈接拓?fù)浣Y(jié)構(gòu)以及網(wǎng)絡(luò)的連接關(guān)系,如圖5-102所示,U7與U15表示是的是元器件,下方的A2與193是器件的管腳標(biāo)號;

圖5-102 信號走線拓?fù)浣Y(jié)構(gòu)示意圖

第五步,執(zhí)行菜單命令Set-Constraints,設(shè)置規(guī)則即可,點(diǎn)擊之后彈出如圖5-103所示的界面,在這個界面進(jìn)行規(guī)則的設(shè)定;

圖5-103 規(guī)則設(shè)定窗口示意圖

第六步,進(jìn)入規(guī)則設(shè)定以后,我們需要選擇相對傳輸延遲,選擇Rel Prop Delay選項卡,在規(guī)則名稱一欄中輸入“MG_DDR_D”,F(xiàn)rom與To的選擇框不用手動去填寫,在左側(cè)的拓?fù)浣Y(jié)構(gòu)中直接選擇即可,其它設(shè)置參數(shù)如圖5-104所示;

圖5-104 規(guī)則參數(shù)設(shè)置示意圖

第七步,設(shè)置好規(guī)則以后,點(diǎn)擊Add按鈕,在規(guī)則窗口Existing Rules中就新添加了一個相對延遲的規(guī)則;

第八步,添加好規(guī)則以后,需要更新規(guī)則管理器,這樣規(guī)則才會更新到規(guī)則管理器中,執(zhí)行菜單命令File-Update Constraints Manager或者是單擊Update CM的按鈕,效果也是一致的,更新以后,回到規(guī)則管理器,就會出現(xiàn)我們剛才添加的規(guī)則,如圖5-105所示;

圖5-105 約束模板示意圖

第九步,上述的操作,就成功添加了一個模型,我們還需要將這個模型應(yīng)用到其它相同拓?fù)浣Y(jié)構(gòu)中去,如圖5-106所示;

圖5-106 應(yīng)用模板示意圖

第十步,應(yīng)用模板以后,所有相同拓?fù)浣Y(jié)構(gòu)的網(wǎng)絡(luò)都會自動添加到等長的集合當(dāng)中,如圖5-107所示,這樣所有的等長規(guī)則就已經(jīng)全部設(shè)定好了;

?

圖5-107 模型添加法完成示意圖

第十一步,應(yīng)用好所有的模型之后,所有的需要等長的信號全部出現(xiàn)在等長列表中,按照直接添加法中的設(shè)置一樣,設(shè)置好目標(biāo)線,回到PCB界面進(jìn)行等長即可。

上述,就是在allegro軟件中如何通過模型添加的方法,去添加相對傳輸延遲的等長規(guī)則的方法解析
編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4327

    文章

    23175

    瀏覽量

    400237
  • 拓?fù)浣Y(jié)構(gòu)

    關(guān)注

    6

    文章

    326

    瀏覽量

    39338
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    664

    瀏覽量

    145599
  • 管理器
    +關(guān)注

    關(guān)注

    0

    文章

    248

    瀏覽量

    18627
收藏 人收藏

    評論

    相關(guān)推薦

    如何使用模型添加法設(shè)置相對傳輸延遲等長規(guī)則

    今天我們講述一下如何使用模型添加法去添加相對傳輸延遲等長規(guī)
    的頭像 發(fā)表于 04-15 10:55 ?5846次閱讀

    通過Allegro軟件繪制PCB封裝的步驟說明

    Allegro軟件繪制PCB封裝,比其它EDA軟件相對于復(fù)雜一些,步驟更多一些,我們這里簡單的列一下通過
    發(fā)表于 10-12 11:06 ?1.1w次閱讀

    PCB SI/PI添加IBIS模型后,sigxplorer中元件模型顯示unknown

    Allegro PCB SI GXLdsp,fpga已經(jīng)添加IBIS模型,為什么在sigxplorer中元件
    發(fā)表于 03-29 17:28

    如何在Allegro添加模型?

    allegro這個怎么樣添加模型?
    發(fā)表于 08-01 05:35

    Allegro軟件添加xnet的具體步驟

      第一步,執(zhí)行菜單命令A(yù)nalyze-Model Assigment,進(jìn)行模型的指定,如圖5-112所示;    Xnet是什么含義,如何在Allegro軟件
    發(fā)表于 09-07 17:57

    簡易pcb軟件allegro手工封裝技術(shù)

    簡易pcb軟件allegro手工封裝技術(shù) 在電路改板設(shè)計中經(jīng)常會遇到PCB
    發(fā)表于 01-23 11:39 ?1544次閱讀

    allegro pcb editor規(guī)則設(shè)置類別優(yōu)先順序

    allegro pcb editor在規(guī)則設(shè)置之前,必須了解allegro pcb editor規(guī)則
    發(fā)表于 11-22 10:53 ?5855次閱讀
    <b class='flag-5'>allegro</b> <b class='flag-5'>pcb</b> editor<b class='flag-5'>規(guī)則</b>設(shè)置類別優(yōu)先順序

    Allegro PCB設(shè)計時等長設(shè)置的一些方法與技巧解析

    本文檔的主要內(nèi)容詳細(xì)介紹的是Allegro PCB設(shè)計時等長設(shè)置的一些方法與技巧解析。以DDR3(4pcs,fly-by 結(jié)構(gòu))為例,講述一下在allegro
    發(fā)表于 11-27 16:02 ?0次下載
    <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB</b>設(shè)計時<b class='flag-5'>等長</b>設(shè)置的一些方法與技巧解析

    PCB設(shè)計等長線的方法和技巧

    等長走線的目的就是為了盡可能的減少所有相關(guān)信號在 PCB 上的傳輸延遲的差異。至于 USB/SATA/PCIE 等串行信號,并沒有上述并行總線的時鐘概念,其時鐘是隱含在串行數(shù)據(jù)
    發(fā)表于 04-26 15:27 ?1.1w次閱讀
    <b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>中</b>繞<b class='flag-5'>等長</b>線的方法和技巧

    allegro軟件的絕對傳輸延遲是什么,絕對傳輸延遲應(yīng)該怎么設(shè)置呢?

    標(biāo)題:allegro軟件的絕對傳輸延遲是什么,絕對傳輸延遲應(yīng)該怎么設(shè)置呢? 我們在用
    的頭像 發(fā)表于 04-15 11:28 ?4075次閱讀

    PCB技術(shù)allegro軟件添加xnet的步驟解析

    時序等長的設(shè)計,一般信號傳輸要求都是信號的傳輸總長度達(dá)到要求,而不是分段信號等長,這時采用Xnet就可以非常方便的實現(xiàn)這一功能,在allegro
    的頭像 發(fā)表于 09-30 01:39 ?1.1w次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>技術(shù)</b>:<b class='flag-5'>allegro</b><b class='flag-5'>軟件</b><b class='flag-5'>中</b><b class='flag-5'>添加</b>xnet的步驟解析

    PCB設(shè)計如何實現(xiàn)等長走線

    頻率的提高,信號傳輸延遲對時序的影響的比重越來越大,為了保證在數(shù)據(jù)采樣點(diǎn)(時鐘的上升沿或者下降沿)能正確采集所有信號的值,就必須對信號傳輸延遲進(jìn)行控制。
    的頭像 發(fā)表于 11-22 11:54 ?2w次閱讀

    Allegro小技巧 | 如何使用Allegro直接添加相對傳輸延遲等長規(guī)則

    Allegro的全稱是CadenceAllegroPCBDesigner,是Cadence公司推出的一個完整的、高性能印制電路板設(shè)計套件。通過頂尖的技術(shù),它為創(chuàng)建和編輯復(fù)雜、多層、高速、高密度
    的頭像 發(fā)表于 05-13 09:28 ?3538次閱讀
    <b class='flag-5'>Allegro</b>小技巧 | 如何使用<b class='flag-5'>Allegro</b>直接<b class='flag-5'>添加</b><b class='flag-5'>相對傳輸</b><b class='flag-5'>延遲</b>的<b class='flag-5'>等長</b><b class='flag-5'>規(guī)則</b>

    Allegro(AiDT)自動等長介紹.zip

    Allegro(AiDT)自動等長介紹
    發(fā)表于 12-30 09:19 ?3次下載

    模型添加規(guī)則設(shè)置.zip

    模型添加規(guī)則設(shè)置
    發(fā)表于 12-30 09:21 ?3次下載