一、仿真工具的選擇

模擬電路的仿真軟件并不多，現(xiàn)在常用的就是三家大的EDA公司的Hspice（Synopsys）， Spectre（Cadence）， Eldo（Mentor）。Eldo我沒用過，不好說。Hspice和Spectre各有特點(diǎn)，Spetre圖形界面好，使用容易上手，可視化更好；Hspice還是文本形式。不少人喜歡Spectre（如果可以選擇的話），不大喜歡 Hspice。這就象UltraEdit和vi一樣，多數(shù)人喜歡UltraEdit，可有些人是堅(jiān)定的vi的擁護(hù)者。我有點(diǎn)偏向于后者，就是說我更喜歡 Hspice，也喜歡vi。

Hspice的激勵需要手寫，網(wǎng)表需要先從電路圖導(dǎo)出來，可能還要根據(jù)需要作些修改。這些看上去比較煩，但只要用熟了，會發(fā)現(xiàn)Hspice的功能很強(qiáng)，使用起來也很靈活。Hspice中的一些使用技巧，我以后會列出一些，但大家要想用好，最根本的辦法就是熟讀manual，不斷嘗試，遇到問題多動腦筋。

二、仿真中的注意事項(xiàng)

1. 相信仿真結(jié)果

當(dāng)仿真結(jié)果與預(yù)想差別比較大、或者功能出錯時，可能出問題的地方按照概率大小的順序來講一般是：A.激勵加錯； B.電路（netlist）錯（包括尺寸選取不合理）；C.仿真中的option選項(xiàng)使用不正確；D.程序不夠精確。一般情況下，我們還是要相信仿真結(jié)果，盡力查找自身可能的錯誤。也有可能是電路正確而仿真有問題，比如晶振電路的仿真，有時仿真時不起振，實(shí)際情況卻是可以起振。這種情況一定要反復(fù)確認(rèn)，不要在這里自信心太足。

2. 懷疑仿真結(jié)果

實(shí)際芯片的測試結(jié)果又往往與仿真值有差異，這可能是由于：A. 寄生效應(yīng)考慮不夠完整和準(zhǔn)確；B. 實(shí)際激勵不同于仿真時所加激勵；C. 器件自身的噪聲難以準(zhǔn)確仿真；D. spice model不夠準(zhǔn)確；

我們需要根據(jù)實(shí)際芯片的測試結(jié)果調(diào)整設(shè)計，這很重要。

以上兩點(diǎn)并不矛盾，希望在工作中細(xì)細(xì)體會。

3.仿真的完整性

借用信號完整性的概念，仿真要注意完整性。

仿真不全面，說明考慮問題不周全，該作的仿真沒有作。其結(jié)果甚至是電路的功能都不正確。這里面的東西比較多，需要學(xué)習(xí)和積累，是模擬電路設(shè)計的一個重要方面，也是模擬電路設(shè)計者的經(jīng)驗(yàn)和價值所在。

4. 注意觀察中間節(jié)點(diǎn)

一類常見的問題是，當(dāng)有模擬信號到數(shù)字信號的轉(zhuǎn)換時，不僅要看輸出的數(shù)字信號是否正確，還要看模擬信號是否比較“好”。有時雖然輸出的數(shù)字信號是正確的，可是如果前一級的模擬信號已經(jīng)很接近數(shù)字信號轉(zhuǎn)換的臨界狀態(tài)，那這樣的電路很可能是有問題的。這也是設(shè)計裕量不足的一種現(xiàn)象。

其實(shí)，對應(yīng)任何模擬電路設(shè)計，都要注意中間節(jié)點(diǎn)。再比如穩(wěn)壓管，其控制電壓在正常工作時都接近于電源或地電平，說明這里已經(jīng)基本沒有margin，實(shí)際結(jié)果很可能出問題。

這里建議電路中的每個節(jié)點(diǎn)的信號都看一遍，看一下是否合理，比如說應(yīng)該工作在飽和區(qū)的晶體管是否完全工作在飽和區(qū)，節(jié)點(diǎn)電壓是否有不正常的毛刺等。