十多年前，我們不會(huì)料到加速器在數(shù)據(jù)中心會(huì)這么流行。盡管它們并不普遍，但許多新的工作負(fù)載具備加速條件，并且移植工作使舊版應(yīng)用程序可以卸載以提高性能。這種過渡在GPU上最為明顯，但人們寄希望于FPGA將繼續(xù)發(fā)展。

Xilinx首席技術(shù)官Ivo Bolsens上周在圣何塞舉行的Next FPGA Platform活動(dòng)上與我們交談時(shí)說道，F(xiàn)PGA不僅會(huì)獲得增長的動(dòng)力，還會(huì)讓CPU幾乎完全停止工作。將來，您將看到比CPU節(jié)點(diǎn)更多的FPGA節(jié)點(diǎn)。Bolsens預(yù)測(cè)，這不僅僅是設(shè)備數(shù)量的問題，“加速將超過CPU中的一般計(jì)算?！?/p>

這是一個(gè)相當(dāng)大膽的預(yù)測(cè)，但也有一些細(xì)微之處需要考慮。即使對(duì)于最主要的加速器類型GPU，連接速率仍然是個(gè)位數(shù)。但在一些大型機(jī)器（尤其是HPC系統(tǒng)）中，至少從目前的基準(zhǔn)測(cè)試（如Linpack）來看，加速占了總浮點(diǎn)數(shù)能力的90-95%。當(dāng)然，即使有了峰值性能的能力，也不是說所有的應(yīng)用程序都達(dá)到了完全加速的潛力，更重要的是，并不是所有的應(yīng)用程序都為加速做好了準(zhǔn)備。

Bolsens說，雖然有許多遺留應(yīng)用程序可能永遠(yuǎn)無法滿足加速需求，但是整個(gè)數(shù)據(jù)中心中出現(xiàn)的工作負(fù)載將增加對(duì)FPGA的需求，特別是考慮到系統(tǒng)級(jí)的趨勢(shì)，包括摩爾定律的放緩以及隨后對(duì)異構(gòu)和特定領(lǐng)域架構(gòu)的關(guān)注。這些在節(jié)點(diǎn)級(jí)別上很重要，但是他說FPGA（和其他加速器）的增長將由資源（存儲(chǔ)池、計(jì)算池和網(wǎng)絡(luò)設(shè)備）的分解來推動(dòng)，這些資源都可以按適當(dāng)?shù)谋壤糜诓煌挠美?/p>

他補(bǔ)充說，正是在這種背景下，他看到了FPGA作為加速器和構(gòu)件的出現(xiàn)，使計(jì)算更加高效。“FPGA具有與CPU分離的基本特性，F(xiàn)PGA允許您創(chuàng)建更多的可編程性，不僅在計(jì)算資源和指令方面，而且在內(nèi)存層次結(jié)構(gòu)和互連方面?！?/p>

比較沒有爭(zhēng)議的是，F(xiàn)PGA將遍布整個(gè)數(shù)據(jù)中心，這是Xilinx、Intel和其他公司在基于對(duì)話/采訪活動(dòng)中討論的內(nèi)容。FPGA市場(chǎng)的存儲(chǔ)和網(wǎng)絡(luò)部分很容易就能解決。FPGA作為計(jì)算元件的數(shù)量和功能的急劇增加，足以取代CPU所做的工作，這是一個(gè)更具挑戰(zhàn)性的想法，但這并非不可能，特別是考慮到可重構(gòu)設(shè)備的靈活性（與定制ASIC的暴漲成本和GPU的一些應(yīng)用程序的應(yīng)用準(zhǔn)備狀態(tài)相匹配）。

Bolsens在The Next FPGA Platform主題演講中討論了分類趨勢(shì)及其在未來幾年內(nèi)將如何影響FPGA在計(jì)算方面的采用。

實(shí)際上，在一個(gè)節(jié)點(diǎn)上實(shí)現(xiàn)多FPGA和替換CPU計(jì)算的目標(biāo)需要足夠的工作負(fù)載適應(yīng)性。Bolsens說，“在對(duì)數(shù)據(jù)中心工作負(fù)載的分析中，不存在支配性的工作負(fù)載，通常不超過10%，但是在人工智能和機(jī)器學(xué)習(xí)的推動(dòng)下，前面有很大的計(jì)算挑戰(zhàn)，而且我們正進(jìn)入物聯(lián)網(wǎng)時(shí)代，大量的分析意味著有新的問題來驅(qū)動(dòng)新的需求。你會(huì)看到這里的加速計(jì)算占主導(dǎo)地位，F(xiàn)PGA將會(huì)扮演主要角色，它們?cè)趹?yīng)用特性和架構(gòu)方面非常匹配?！?/p>

這些大膽的抱負(fù)將需要軟件方面所有參與者的巨大努力?！叭绻榭葱袠I(yè)中的各種計(jì)劃，會(huì)發(fā)現(xiàn)它們都是孤立的，但他們正在嘗試解決類似的問題，例如它們?nèi)绾翁幚聿⑿行院彤悩?gòu)性，共享內(nèi)存模型和分布式內(nèi)存以及同步和調(diào)度。所有這些東西及其抽象都是相似的。就我們而言，我們正在嘗試通過開放編程環(huán)境來解決此問題，以便隨著時(shí)間的推移，無論您喜歡使用哪種環(huán)境，我們都可以連接到該環(huán)境并在我們的平臺(tái)上獲得高效率。Bolsens說，這一切都不會(huì)很快出現(xiàn)，但是隨著FPGA計(jì)算份額的整體增長，業(yè)界將找到方法，通過內(nèi)部和協(xié)作來不斷前進(jìn)。
責(zé)任編輯：tzh