幾年前，我參加了關(guān)于并行編程的研討會。當(dāng)時，將多個處理器用于執(zhí)行程序的使用僅限于處于起步階段的超級計算機或小型神經(jīng)計算機。從那時起，在多個處理器之間分配軟件任務(wù)以提高速度的概念已變得有些普遍。實際上，當(dāng)今許多個人計算機都具有雙核或四核，其中每個核都是獨立的處理單元。

這種多重過程不限于將較大的過程劃分為較小的過程。它也可以用于將線性過程轉(zhuǎn)換為較短的并行過程。對于單向和循環(huán)的PCB原型制造，這種并行化可以有效地與原型迭代速度提高開發(fā)板效率。這可能不會立即顯現(xiàn)。但是，在回顧了什么是PCB原型之后，應(yīng)該可以更清楚地利用并行原型的方式。

典型的PCB原型

開發(fā)電子電路板等產(chǎn)品的兩個基本階段是：仿真和原型制作。模擬; 盡管有時會被忽略，但它是通過軟件完成的，其目的是驗證電路設(shè)計是否符合其性能和功能設(shè)計標準。電子電路仿真是一種寶貴的工具，因為它消除了構(gòu)建不必要的電路板的需要，而這些電路板幾乎沒有機會達到設(shè)計目標。通過仿真測試只是電子設(shè)計的第一步，因為硬件設(shè)備或PCB也必須經(jīng)過測試?？梢酝ㄟ^目的，過程和結(jié)果來定義這種稱為原型的測試，如下所示。

l目的

PCB原型制作的目的是構(gòu)建和測試功能，操作和設(shè)計的物理實施方案。 結(jié)構(gòu)完整性。結(jié)構(gòu)的完整性代表著電路板的質(zhì)量和可靠性，通常根據(jù)PCB的預(yù)期用途來進行調(diào)節(jié)。

l處理

PCB原型制作通常分為三個階段。正如通常在確定最終參數(shù)并滿足要求之前需要進行多次仿真一樣，原型設(shè)計是循環(huán)的，通常在最終之前需要多次迭代PCB構(gòu)造 已完成。

l結(jié)果

對于每個原型迭代，都會創(chuàng)建并測試一個組裝好的PCB。測試結(jié)果確定是否需要其他迭代。通常，額外的迭代意味著重新設(shè)計或設(shè)計變更，需要構(gòu)建和測試新板。PCB原型的最終結(jié)果是可用于電路板的設(shè)計小聲 要么 高音量 生產(chǎn)，取決于電路板的預(yù)期應(yīng)用。

既然我們已經(jīng)回答了PCB原型通常需要做什么，那么讓我們看看是否可以使用并行化來改善開發(fā)。

并行PCB原型設(shè)計

如上所述，PCB原型制作通常是一個迭代過程，需要進行多次設(shè)計更改并在最終設(shè)計完成之前進行重建。實際上，設(shè)計質(zhì)量和迭代次數(shù)是成比例的，因為每次迭代都會產(chǎn)生更好或更優(yōu)質(zhì)的設(shè)計。盡管可以預(yù)料到這些周期，但通常也希望將其數(shù)量減到最少。迭代次數(shù)越多，開發(fā)所需的時間和成本就越多。在大多數(shù)情況下，時間和成本都是有限的。例如，大多數(shù)開發(fā)人員都有一個交付時間表，根據(jù)客戶的不同，交付時間表可能不會有所變化。

毫不奇怪，有各種策略可以減少準備時間。其中之一是采用并行原型設(shè)計策略?？梢詫⒉⑿性投x為集體地而不是順序地物理測試不同的電路板實施例，就像對典型原型所做的那樣。并行化允許對設(shè)計的各個方面進行測試或分析，以期比順序迭代所允許的更快地改善總體設(shè)計。在實施并行原型制作時，可以采取許多步驟來提高其有效性。這些措施包括使用更便宜的組件，更大的電路板或以其他方式放寬電路板參數(shù)。

這些方法可能有效，也可以在典型的原型設(shè)計中應(yīng)用；但是，每個人都需要單獨確定并順序確定以提供準確的比較。這實際上將擴展原型制作過程。但是，如果這些替代設(shè)計以同時或并行的方式制造和測試，則可以利用它們來使原型制作過程更有效。在這些情況下，并行PCB原型設(shè)計具有明顯的優(yōu)勢，如下表所示。

如上表所示，并行原型設(shè)計允許開發(fā)滿足設(shè)計目標的單個獲獎設(shè)計或多個競爭設(shè)計。實際上，由于必須停止電路板制造，直到完成測試和重新設(shè)計，典型的過程才能像并行處理那樣快。對于并行原型，可以在此停機期間制造替代設(shè)計，這將大大提高效率。

顯然，從軟件開發(fā)中汲取經(jīng)驗并建立并行原型設(shè)計策略對改善PCB開發(fā)非常有益。但是，要充分利用這種方法，您的合同制造商（CM）應(yīng)該具有敏捷的制造過程，并且能夠快速響應(yīng)電路板設(shè)計的變化。