設(shè)計(jì)任何芯片的關(guān)鍵步驟之一就是在獲得第一批芯片后進(jìn)行的測(cè)試。在測(cè)試中，您終于可以看到全部悉心工作的成果，并確定芯片是否按照設(shè)計(jì)和仿真運(yùn)行。這稱(chēng)為IC驗(yàn)證。驗(yàn)證的重點(diǎn)是功能測(cè)試 - 檢查硅芯片是否符合最初要求。這通常涉及一系列表征以及基本功能的測(cè)試，以確保設(shè)計(jì)中沒(méi)有漏洞。

驗(yàn)證步驟與生產(chǎn)測(cè)試是分開(kāi)的，生產(chǎn)測(cè)試的重點(diǎn)是快速準(zhǔn)確地找到存在制造缺陷的芯片，并將其篩掉。在生產(chǎn)測(cè)試中，通常重點(diǎn)是在最快的時(shí)間內(nèi)以可接受的準(zhǔn)確性水平完成測(cè)試。這是因?yàn)槊款w芯片的成本將隨著芯片在測(cè)試儀中花費(fèi)的每額外一秒鐘而增加。

相反，在驗(yàn)證步驟中，主要重點(diǎn)不是測(cè)試速度，而是可從芯片中提取的數(shù)據(jù)的質(zhì)量。這并不是說(shuō)速度無(wú)關(guān)緊要，如果可以快速取得準(zhǔn)確的結(jié)果，當(dāng)然是件好事。在驗(yàn)證階段將自動(dòng)化構(gòu)建到測(cè)試過(guò)程中具有許多好處：

提升測(cè)試速度

通過(guò)使測(cè)試自動(dòng)化，可以更高效地執(zhí)行測(cè)試?？梢詫⒚總€(gè)測(cè)試排好隊(duì)并準(zhǔn)備好，在上一個(gè)測(cè)試完成后，立即開(kāi)始下一個(gè)。并且可以每周7天24小時(shí)運(yùn)行測(cè)試，無(wú)需工程師值夜班。

流程改進(jìn)

任何形式的自動(dòng)化帶來(lái)的最大好處之一，這個(gè)好處也常常被忽視，是它為流程改進(jìn)提供了基礎(chǔ)。本質(zhì)上，自動(dòng)化測(cè)試是該測(cè)試所需的所有步驟的具體表達(dá)。描述它們有助于分析每個(gè)步驟。然后，從分析中獲得的任何認(rèn)知都可以反饋到算法中，進(jìn)行改進(jìn)，并惠及所有用戶。通常，工程師可能會(huì)人工地偶然發(fā)現(xiàn)一種更好的方法，但是這樣的學(xué)習(xí)通常不會(huì)反饋到流程中。

更一致的測(cè)試

根據(jù)定義，自動(dòng)化測(cè)試是可重復(fù)的，因此自動(dòng)化測(cè)試可以對(duì)給定批次中的芯片進(jìn)行更一致的測(cè)試。這樣可以更好地比較每批芯片內(nèi)樣品之間或批與批之間的表征數(shù)據(jù)。

直接應(yīng)用為仿真而開(kāi)發(fā)的測(cè)試

由于芯片在流片之前已經(jīng)在驗(yàn)證階段進(jìn)行了廣泛的仿真，因此可以獲得龐大的測(cè)試和預(yù)期輸出庫(kù)。在驗(yàn)證階段，你其實(shí)可以對(duì)驗(yàn)證測(cè)試進(jìn)行設(shè)計(jì)，使它們可以非常容易地移植到確認(rèn)測(cè)試中。這大大加快了整個(gè)驗(yàn)證過(guò)程的速度，并確保了在不同階段進(jìn)行測(cè)試的一致性。

遠(yuǎn)程進(jìn)行驗(yàn)證工作

對(duì)于各個(gè)級(jí)別的設(shè)計(jì)工程師來(lái)說(shuō)，看到他們的工作成果通常是有益的。不過(guò)，驗(yàn)證測(cè)試往往可能在不同的地理位置進(jìn)行。因此，有了可以遠(yuǎn)程訪問(wèn)的自動(dòng)化系統(tǒng)，有助于設(shè)計(jì)工程師獲得其幫助生產(chǎn)的芯片的實(shí)踐經(jīng)驗(yàn)。這可以幫助他們逐漸提高自己的技能，還可以幫助他們獲得有關(guān)芯片設(shè)計(jì)方式的寶貴見(jiàn)解，并且驗(yàn)證團(tuán)隊(duì)也可以隨時(shí)獲取這些信息。在當(dāng)前Covid-19新冠疫情的形勢(shì)下，遠(yuǎn)程工作也具有明顯的優(yōu)勢(shì)。

驗(yàn)證流程

考慮到所有這些因素，Adesto（現(xiàn)已并入Dialog半導(dǎo)體公司）開(kāi)發(fā)了一個(gè)基于Python的測(cè)試框架軟件，將我們所有的儀器集成在實(shí)驗(yàn)室中，并使我們能夠?qū)⒃隍?yàn)證階段開(kāi)發(fā)的測(cè)試快速移植到確認(rèn)測(cè)試中。選擇Python語(yǔ)言來(lái)實(shí)現(xiàn)測(cè)試自動(dòng)化，是因?yàn)闇y(cè)試工程師們對(duì)它很熟悉，另外有眾多可以幫助測(cè)試工作的庫(kù)可供使用。

驗(yàn)證系統(tǒng)本身包括一個(gè)帶有用于測(cè)試芯片的插槽的電路板。測(cè)試電路板包含一個(gè)子卡，該子卡具有一個(gè)較大的Xilinx FPGA，通過(guò)以太網(wǎng)連接到實(shí)驗(yàn)室網(wǎng)絡(luò)。我們可以通過(guò)網(wǎng)絡(luò)對(duì)FPGA進(jìn)行遠(yuǎn)程編程，并使用它來(lái)控制被測(cè)器件（DUT）的所有數(shù)字輸入，并監(jiān)測(cè)其輸出。DUT的各種模擬輸入和輸出連接到開(kāi)關(guān)，這些開(kāi)關(guān)可以將它們切換到一組SubMiniature A（SMA）型連接器，該連接器連接到示波器、頻譜分析儀和信號(hào)發(fā)生器。我們還可以遠(yuǎn)程控制所有這些儀器，這意味著我們可以將DUT的所有輸入、輸出、模擬和數(shù)字信號(hào)強(qiáng)制設(shè)置為我們想要看到的任何值。

Python測(cè)試框架軟件在遠(yuǎn)程服務(wù)器上運(yùn)行。我們的驗(yàn)證工程師可以用Python編寫(xiě)測(cè)試，并將其與可以在DUT的嵌入式處理器上運(yùn)行的C編程代碼結(jié)合起來(lái)。這有助于通過(guò)全套功能測(cè)試來(lái)行使ASIC的能力。與儀器和測(cè)試板的所有連接都是通過(guò)網(wǎng)絡(luò)，因此可以遠(yuǎn)程進(jìn)行測(cè)試的開(kāi)發(fā)和執(zhí)行。

我們的全球定制ASIC設(shè)計(jì)團(tuán)隊(duì)經(jīng)常使用我們的遠(yuǎn)程IC驗(yàn)證測(cè)試工具，以增強(qiáng)協(xié)作和監(jiān)督。 在可見(jiàn)的未來(lái)，我們中的許多人仍將繼續(xù)在家辦公，這樣的解決方案有助于確保我們客戶的ASIC設(shè)計(jì)能夠按時(shí)安全交付，并達(dá)到他們期望的高質(zhì)量。
責(zé)任編輯人：CC