介紹

消費(fèi)電子行業(yè)在很大程度上受到設(shè)備可靠性因素的影響。仿真和實(shí)驗(yàn)是允許設(shè)計(jì)人員確保產(chǎn)品運(yùn)行質(zhì)量的兩個(gè)工具。好的設(shè)計(jì)必須預(yù)見完整PCB的要求，并提供執(zhí)行這些功能所需的必要條件。始終采用的良好DFT DFM DFA PCB設(shè)計(jì)技術(shù)對(duì)于可用于制造的堅(jiān)固PCB至關(guān)重要。

例如，設(shè)計(jì)人員必須預(yù)見功能測(cè)試點(diǎn)，并將其合并到PCB設(shè)計(jì)中，以方便在測(cè)試階段進(jìn)行實(shí)驗(yàn)。同樣，一個(gè)好的設(shè)計(jì)必須滿足所有參數(shù)，以確保PCB制造和組裝的簡(jiǎn)便性。因此，在原理圖和仿真階段投入精力可以幫助設(shè)計(jì)人員減少產(chǎn)品開發(fā)時(shí)間，并提高產(chǎn)品可靠性。

測(cè)試設(shè)計(jì)（DFT）

測(cè)試和實(shí)驗(yàn)是PCB產(chǎn)品周期中必不可少的步驟。DFT是用諸如測(cè)試點(diǎn)之類的元素補(bǔ)充PCB的操作設(shè)計(jì)的過程，以促進(jìn)電路板的功能測(cè)試。新增的測(cè)試點(diǎn)可幫助設(shè)計(jì)人員在物理制造過程結(jié)束后檢查功能測(cè)試。這是為了檢查并確認(rèn)產(chǎn)品硬件沒有任何會(huì)降低產(chǎn)品正常功能的制造缺陷。

制造設(shè)計(jì)（DFM）

組件的可用性和制造技術(shù)會(huì)因公司和國家/地區(qū)而異。而且，電磁兼容性是設(shè)備必須滿足的重要標(biāo)準(zhǔn)，才能在市場(chǎng)上推出。因此，設(shè)計(jì)人員必須確保設(shè)計(jì)與可用的制造方法兼容，可用的組件執(zhí)行設(shè)備功能，最終設(shè)計(jì)具有所需的尺寸等。因此，DFM是按計(jì)劃方式設(shè)計(jì)產(chǎn)品以使其易于制造的工程實(shí)踐。良好的DFM做法有助于制造過程并減少總體制造成本和時(shí)間。

組裝設(shè)計(jì)（DFA）

電子行業(yè)依賴于組件組裝的簡(jiǎn)易性。通過采購本地和全球零件并按照我們的要求組裝它們來制造設(shè)備。如果設(shè)備的零件較少，則將花費(fèi)較少的時(shí)間來組裝，并且如果設(shè)備中的模塊是采用DFA實(shí)現(xiàn)的，則組裝會(huì)變得更加容易。因此，DFA是設(shè)計(jì)設(shè)備或PCB的過程，同時(shí)考慮到易于組裝是關(guān)鍵標(biāo)準(zhǔn)之一。DFA的成本效益很高。

DFT規(guī)定

DFT期間要考慮的關(guān)鍵參數(shù)是可控性和可觀察性?？煽刂菩允菍⒛承╇娐饭?jié)點(diǎn)/輸入預(yù)設(shè)/重置為特定狀態(tài)或邏輯值的能力?？捎^察性是觀察內(nèi)部節(jié)點(diǎn)或輸出的狀態(tài)或邏輯值的能力。這使設(shè)計(jì)人員可以將設(shè)計(jì)置于已知的初始狀態(tài)，然后控制和觀察內(nèi)部信號(hào)值。這有助于確定設(shè)備的功能可靠性?？梢赃M(jìn)行測(cè)試以驗(yàn)證功能缺陷或制造缺陷。下面給出了PCB設(shè)計(jì)中發(fā)生的重要功能和制造缺陷。

功能故障

功能缺陷是錯(cuò)誤和失敗。錯(cuò)誤是由于系統(tǒng)性能不佳而產(chǎn)生的錯(cuò)誤或不希望的輸出。故障是設(shè)備功能的組合或錯(cuò)誤重復(fù)出現(xiàn)的缺陷?？梢约m正錯(cuò)誤，但失敗是嚴(yán)重的威脅，它表明需要改進(jìn)設(shè)計(jì)。診斷故障的過程稱為故障模式分析（FMA）。在功能測(cè)試期間，還將驗(yàn)證走線電流，引腳電壓，電源電平，開關(guān)和時(shí)序信號(hào)以及板溫。

制造缺陷

制造缺陷是由于多余的金屬沉積，摻雜不當(dāng)，焊接中的污染以及介電問題造成的。

有兩種技術(shù)可以實(shí)現(xiàn)DFT。它們是臨時(shí)技術(shù)和結(jié)構(gòu)技術(shù)

臨時(shí)技術(shù)

正如DFT所暗示的那樣，必須先執(zhí)行特定的設(shè)計(jì)計(jì)劃，然后才能在產(chǎn)品開發(fā)的制造階段將其應(yīng)用。臨時(shí)測(cè)試是一種臨時(shí)技術(shù)。在這種策略下，無需對(duì)原始設(shè)計(jì)進(jìn)行太多更改即可增強(qiáng)設(shè)計(jì)可測(cè)試性。也就是說，代替嵌入專用測(cè)試點(diǎn)，應(yīng)使用臨時(shí)測(cè)試點(diǎn)對(duì)設(shè)備進(jìn)行功能測(cè)試。

結(jié)構(gòu)技術(shù)

這是測(cè)試的永久解決方案。設(shè)備中提供了專用的測(cè)試點(diǎn)。結(jié)構(gòu)技術(shù)比臨時(shí)技術(shù)要貴，但是調(diào)試很容易，如果有任何缺陷，則遵循此技術(shù)更容易調(diào)試。使用結(jié)構(gòu)技術(shù)來針對(duì)制造缺陷。

ICT測(cè)試

ICT是在線測(cè)試的縮寫。通常，釘床測(cè)試裝置用于ICT測(cè)試。使用這種方法，必須進(jìn)行諸如電阻，電容等參數(shù)的測(cè)量，并可以對(duì)放大器和振蕩器等模擬元件進(jìn)行功能驗(yàn)證。ICT測(cè)試中可以捕獲短路，開路或組件錯(cuò)誤等典型問題。典型的ICT套件包含一個(gè)在線測(cè)試儀，一個(gè)夾具和一個(gè)測(cè)量軟件。

飛針測(cè)試是ICT測(cè)試的一種，既簡(jiǎn)單又有效。探針可以在電路板上移動(dòng)，并根據(jù)需要與PCB的任何特定部分接觸。飛針不需要固定裝置，因此具有成本效益。此方法的另一個(gè)優(yōu)點(diǎn)是，對(duì)PCB進(jìn)行工程更改可能不需要更改測(cè)試點(diǎn)，而僅需要更改軟件編程即可。

DFM規(guī)定

DFM確保更快地制造PCB器件。DFM減少了產(chǎn)品周期時(shí)間和生產(chǎn)成本。下面給出了DFM良好做法應(yīng)遵循的重要檢查。

電路板組件選擇

電路板的尺寸，形狀和組件放置在制造過程中起著重要作用。與定制組件相比，標(biāo)準(zhǔn)組件更可靠且成本更低。它們?cè)黾恿水a(chǎn)品的整體價(jià)值。使用標(biāo)準(zhǔn)組件還有助于物流，因?yàn)槿绻霈F(xiàn)錯(cuò)誤或缺陷，替換標(biāo)準(zhǔn)組件比查找定制組件要容易得多。此外，它們還具有顯著的公差和可焊性。

電路板的布局，形狀和尺寸在設(shè)計(jì)時(shí)也很重要。應(yīng)考慮客戶給出的特定形狀和尺寸要求。在DFM期間，應(yīng)考慮連接器的特定位置，根據(jù)功率，頻率和路由要求將電路分組在一起。

制造

減少PCB中零件的數(shù)量是降低制造成本并簡(jiǎn)化制造過程的最佳實(shí)踐。更少的組件數(shù)量意味著更少的層。基于總板面積，電源布線，信號(hào)完整性，隔離要求以及高速信號(hào)數(shù)量等要求標(biāo)準(zhǔn)，應(yīng)確定PCB所需的層數(shù)。

設(shè)計(jì)可多次使用的組件可最大程度地降低成本。例如，設(shè)計(jì)良好的接地平面可以用作結(jié)構(gòu)組件，EMI阻擋器和信號(hào)完整性設(shè)備。這樣的設(shè)計(jì)可以減少制造期間的時(shí)間和金錢。設(shè)計(jì)人員還應(yīng)該檢查DFM的最小走線寬度，走線到走線距離以及正確的通孔間隙等。

合規(guī)設(shè)計(jì)

電磁兼容性（EMC）和電源使用兼容性是決定產(chǎn)品可靠性的兩個(gè)重要因素。在設(shè)計(jì)的初始階段規(guī)劃這些合規(guī)性參數(shù)可以提高制造設(shè)備的質(zhì)量。此外，制造結(jié)束后，在組裝過程中可能會(huì)由于PCB尺寸或組件定位精度的變化而發(fā)生錯(cuò)誤。應(yīng)考慮尺寸和形狀的適應(yīng)性。

處理方式

處理是指定位，定向和固定零件或組件的手動(dòng)或機(jī)械過程。不對(duì)稱的設(shè)計(jì)會(huì)損壞PCB。這可能會(huì)導(dǎo)致故障?？梢员苊馐褂萌嵝粤慵垣@得更好的性能。建議使用安全緊湊的包裝，以確保PCB設(shè)備持久耐用。

結(jié)論

在PCB的生產(chǎn)周期中，產(chǎn)品的70％的制造成本是在周期的設(shè)計(jì)階段即初始階段確定的。因此，實(shí)踐DFM可確保以較低的成本加快上市時(shí)間。DFT確保產(chǎn)品的功能可靠性。因此，通過遵循DFT和DFM的良好做法，可以設(shè)計(jì)出可靠且具有相同成本效益的PCB。