本應(yīng)用筆記介紹了如何校準(zhǔn)CS5460A的方法。它還簡要討論了失調(diào)和增益校準(zhǔn)的校準(zhǔn)順序,以及最小化數(shù)字噪聲的校準(zhǔn)技巧。
是否需要校準(zhǔn)?
CS5460A不必校準(zhǔn)。打開CS5460A的電源然后休息后,該設(shè)備即可正常工作。這稱為活動狀態(tài)。收到“開始對話”命令后,CS5460A無需校準(zhǔn)即可執(zhí)行測量。但是CS5460A的輸出始終受各種校準(zhǔn)寄存器內(nèi)的值影響。如果用戶不執(zhí)行任何校準(zhǔn),則這些寄存器將包含默認(rèn)值(增益– 1.0 DC偏移= 0.0,AC偏移= 0)。盡管可以在不執(zhí)行偏移或增益校準(zhǔn)的情況下使用CS5460A,但在執(zhí)行增益/偏移校準(zhǔn)之前,保證的讀數(shù)精度+/- 0.1%(相對于已知電壓和電流水平)的保證范圍將無效。
盡管CS5460A將始終呈現(xiàn)圖3中指定的線性度和變化容差,但線性度所參考的確切參考電壓和電流水平會因樣品而異。如果不執(zhí)行校準(zhǔn),則每個通道的這些電壓/電流參考電平限制大約等于圖3“最大輸入”行中指定的電壓。但是,這些電壓在不同部分之間會有變化。任何給定的CS5460A樣本都必須經(jīng)過校準(zhǔn),以確保相對于電壓/電流通道輸入端的特定輸入電壓信號電平,保證的精度=線性度+樣本的變化能力。每個通道的這些電壓/電流參考電平限制大約等于圖3“最大輸入”行中指定的電壓。
但是,這些電壓在各個部分之間會有變化。任何給定的CS5460A樣本都必須經(jīng)過校準(zhǔn),以確保相對于電壓/電流通道輸入端的特定輸入電壓信號電平,保證的精度=線性度+樣本的變化能力。每個通道的這些電壓/電流參考電平限制大約等于圖3“最大輸入”行中指定的電壓。但是,這些電壓在各個部分之間會有變化。任何給定的CS5460A樣本都必須經(jīng)過校準(zhǔn),以確保相對于電壓/電流通道輸入端的特定輸入電壓信號電平,保證的精度=線性度+樣本的變化能力。
例如,假設(shè)用戶使用跨187.5 mV(DC)的IIN +/- IIN-引腳上的校準(zhǔn)信號電平在當(dāng)前通道上運行DC增益校準(zhǔn)序列(假設(shè)PGA增益設(shè)置為10x)。執(zhí)行此校準(zhǔn)后,只要IIN +和IIN-引腳上的輸入電壓為187.5 mV(DC),就會獲得滿量程數(shù)字輸出代碼(瞬時電流寄存器中的0x7FFFFF)。請注意,該電平約為(典型)最大可用輸入電壓范圍的75%。在這種情況下,當(dāng)前通道輸入的范圍為+/- 250 mV DC。在這種情況下,與圖3中指定的值相比,保證+/- 0.1%線性度+變化的電流通道輸入范圍將減小到0.5 mV(DC)到187.5 mV(DC)之間。將轉(zhuǎn)換為0之間的電壓范圍。
另請注意,使用導(dǎo)致CS5460A將內(nèi)部增益寄存器設(shè)置為小于1的值的校準(zhǔn)信號電平將有效地減少保證的“讀數(shù)的+/- 0.1%”線性度+變化范圍(以及準(zhǔn)確度范圍) RMS計算結(jié)果和整體能量結(jié)果。每當(dāng)施加一個小于單個樣品固有的最大差分直流輸入電壓電平的DC信號時,對CS5460A樣品(在任一通道上)執(zhí)行DC增益校準(zhǔn)時,都會發(fā)生這種情況。每當(dāng)使用均方根值小于樣品固有最大交流輸入電壓電平的60%的交流信號執(zhí)行交流增益校準(zhǔn)(在任一通道上)時,也會發(fā)生這種情況。
校準(zhǔn)技巧
為了最大程度地減少數(shù)字噪聲,用戶應(yīng)在讀取或?qū)懭氪?a target="_blank">端口之前等待每個校準(zhǔn)步驟完成。進(jìn)行校準(zhǔn)后,偏移和增益寄存器的內(nèi)容可以由系統(tǒng)微控制器讀取并存儲在外部,并記錄在存儲器中。首次向系統(tǒng)供電或更改當(dāng)前通道的增益范圍時,可以將相同的校準(zhǔn)字上載到轉(zhuǎn)換器的失調(diào)和增益寄存器中。
編輯:hfy
-
寄存器
+關(guān)注
關(guān)注
31文章
5367瀏覽量
121221
發(fā)布評論請先 登錄
相關(guān)推薦
使用兩點校準(zhǔn)消除ADC失調(diào)和增益誤差
了解精密ADC中的自校準(zhǔn)和內(nèi)部校準(zhǔn)
深度解析精密ADC中的自校準(zhǔn)和內(nèi)部校準(zhǔn)
![深度解析精密ADC中的自<b class='flag-5'>校準(zhǔn)</b>和內(nèi)部<b class='flag-5'>校準(zhǔn)</b>](https://file1.elecfans.com/web2/M00/B4/42/wKgZomVtgJ-AezISAAAWERYsO6Y817.png)
ADC芯片CS5460A調(diào)試經(jīng)驗
cs5460a應(yīng)用電路(含源程序)
![<b class='flag-5'>cs5460a</b>應(yīng)用電路(含源程序)](https://file1.elecfans.com//web2/M00/A4/5E/wKgZomUMM-iAN_U2AAA4fCtiVKI952.jpg)
基于CS5460A的功率檢測運算電路
![基于<b class='flag-5'>CS5460A</b>的功率檢測運算電路](https://file1.elecfans.com//web2/M00/A5/AD/wKgZomUMOYyABSewAAKdmbae_z8007.jpg)
CS5460A的校準(zhǔn)與修調(diào)
![<b class='flag-5'>CS5460A</b>的<b class='flag-5'>校準(zhǔn)</b>與修調(diào)](https://file.elecfans.com/web2/M00/49/49/pYYBAGKhtEOAep-oAAAQ9fnr3P8361.jpg)
淺談CS5460A偏移和增益校準(zhǔn)的校準(zhǔn)順序
![淺談<b class='flag-5'>CS5460A</b>偏移和<b class='flag-5'>增益</b><b class='flag-5'>校準(zhǔn)</b>的<b class='flag-5'>校準(zhǔn)</b><b class='flag-5'>順序</b>](https://file.elecfans.com/web1/M00/F1/AD/o4YBAGC1lMaARJZBAADUGw0k0SU824.png)
ADC模數(shù)轉(zhuǎn)換器CS5460A技術(shù)規(guī)格資料下載
調(diào)整和校準(zhǔn)精密DAC中的失調(diào)和增益誤差
![調(diào)整和<b class='flag-5'>校準(zhǔn)</b>精密DAC中的<b class='flag-5'>失調(diào)和</b><b class='flag-5'>增益</b>誤差](https://file.elecfans.com//web2/M00/94/1C/poYBAGP8WX2AUVuyAAAOQ6xFfEI716.gif)
模擬信號調(diào)理(OPAMP)外設(shè)的增益和失調(diào)校準(zhǔn)
![模擬信號調(diào)理(OPAMP)外設(shè)的<b class='flag-5'>增益</b>和<b class='flag-5'>失調(diào)校準(zhǔn)</b>](https://file.elecfans.com/web1/M00/D9/4E/pIYBAF_1ac2Ac0EEAABDkS1IP1s689.png)
評論