摩爾定律在制程技術(shù)中處于最后一刻,因此高級(jí)包裝占據(jù)了接力棒。扇出晶圓級(jí)封裝(FOWLP)等先進(jìn)技術(shù)可提高組件密度并提高性能,并幫助解決芯片I / O限制。然而,成功使用這種技術(shù)的關(guān)鍵是從一開始就將封裝包括在芯片設(shè)計(jì)中。
數(shù)十年來(lái),半導(dǎo)體加工技術(shù)一直將特征尺寸從數(shù)十微米穩(wěn)步降低到單位納米,在此過(guò)程中每18個(gè)月有效地使部件密度翻了一番。但是,與此同時(shí),設(shè)計(jì)和制造成本上升了,閾值余量變窄了,許多其他挑戰(zhàn)似乎阻礙了進(jìn)一步的發(fā)展。此外,單個(gè)芯片中晶體管密度的增加在將芯片連接在一起時(shí)產(chǎn)生了問(wèn)題,例如,限制了IO引腳數(shù)和芯片到芯片互連的速度。
事實(shí)證明,這些限制在需要大量高帶寬內(nèi)存的應(yīng)用程序(如人工智能(AI)邊緣和云系統(tǒng))中尤其成問(wèn)題。為了解決這些問(wèn)題并繼續(xù)提高組件密度,該行業(yè)開發(fā)了幾種先進(jìn)的封裝技術(shù),這些技術(shù)允許多個(gè)芯片以緊湊,高性能的封裝互連,該封裝在板上可以作為單個(gè)組件工作。
一種這樣的技術(shù)FOWLP已經(jīng)用于移動(dòng)設(shè)備的批量生產(chǎn)中。FOWLP封裝過(guò)程涉及將單個(gè)芯片安裝在稱為重分布層(RDL)的中介層基板上,該中介層可提供芯片之間以及與IO焊盤的互連,所有這些封裝都封裝在一個(gè)包覆成型中。
正面朝上和正面朝下的方法
FOWLP有多種變體,每種變體使用的制造步驟略有不同,可從多家供應(yīng)商處獲得(圖1)。FOWLP組件可以使用模制優(yōu)先的工藝來(lái)創(chuàng)建,芯片朝下或面朝上安裝,或者使用RDL優(yōu)先的組件。
圖1FOWLP技術(shù)的變化形式包括模制優(yōu)先和RDL優(yōu)先的裝配選項(xiàng)。資料來(lái)源:微型機(jī)器
在“先鑄模”方法中,芯片管芯使用臨時(shí)粘合或熱釋放層附著到載體上,然后將其模制成封裝。如果裸片正面朝下安裝,則下一步是釋放臨時(shí)層,附上RDL,并形成完成封裝的焊球。如果裸片面朝上安裝,則需要一些其他步驟。
首先,必須在包覆成型之前通過(guò)在其上添加銅柱來(lái)擴(kuò)展各個(gè)管芯的I / O連接。模制之后,在連接RDL和形成焊球之前,必須將模制的背面接地,以露出柱子。
在以RDL為先的方法中,RDL使用臨時(shí)釋放層附著到載體,而管芯附著到RDL。然后,該組件被包覆成型,釋放載體,并形成焊球。兩種方法的最后一步是將組件分開,這些組件被整體形成為單獨(dú)的設(shè)備。
這些不同的方法提供了不同的成本和性能折衷。在成本方面,模具優(yōu)先,面朝下的方法避免了制造銅柱和進(jìn)行背面研磨的需要,因此具有較低的制造成本。它最適合于低I / O數(shù)量的應(yīng)用;然而,存在管芯移位,晶片翹曲等問(wèn)題,從而限制了其在復(fù)雜的多芯片封裝中的使用。
正面朝上的方法減少了這些問(wèn)題,并且由于芯片的背面完全暴露在熱量管理方面具有優(yōu)勢(shì),因此有利于散熱。以RTL為先的方法的優(yōu)勢(shì)在于,它允許在其制造過(guò)程中使用已知的良好管芯(KGD),從而提高了成品率。
在性能方面,面朝下方法的連接路徑比其他兩種方法短(圖2)。這兩種方法都具有銅柱,該銅柱將連接擴(kuò)展到RDL,并且在芯片下方具有一層材料,在連接之間增加了寄生電容,從而影響了它們的高頻性能。
圖2FOWLP方法的選擇會(huì)影響走線長(zhǎng)度并產(chǎn)生寄生效應(yīng),需要在芯片設(shè)計(jì)中加以考慮。源微機(jī)
先進(jìn)包裝的新工具
隨著邏輯速度的提高,由于封裝的制造而產(chǎn)生的這種細(xì)微的寄生效應(yīng)變得越來(lái)越重要,并且可以極大地改變信號(hào)時(shí)序和特性。因此,尋求使用這種高級(jí)封裝技術(shù)的開發(fā)人員將需要確保他們的仿真和設(shè)計(jì)驗(yàn)證工作包括封裝以及芯片設(shè)計(jì),以確保成功。
芯片供應(yīng)商開始開發(fā)自己的內(nèi)部工具,以將封裝和芯片設(shè)計(jì)集成到為其客戶的單個(gè)處理流程中。但是,內(nèi)部工具可能會(huì)限制設(shè)計(jì)人員對(duì)使用供應(yīng)商流程制作的芯片的選擇。那些想要混合來(lái)自不同工藝的芯片的人可能需要依靠外包組裝和測(cè)試(OSAT)設(shè)備提供的工具來(lái)驗(yàn)證完整封裝的芯片設(shè)計(jì)。EDA公司還加緊開發(fā)可支持這些高級(jí)包裝要求的設(shè)計(jì)和驗(yàn)證工具。
無(wú)論哪種方式,隨著行業(yè)不斷推動(dòng)保持摩爾定律的有效期,高級(jí)包裝的作用將繼續(xù)增長(zhǎng)。對(duì)更小,更快,功能更強(qiáng)大的芯片和系統(tǒng)的需求將繼續(xù)存在,而封裝現(xiàn)在似乎已成為開發(fā)人員需要探索的新領(lǐng)域。
Rich Quinnell是一位退休的工程師和作家,并且是EDN的前總編輯。
編輯:hfy
-
摩爾定律
+關(guān)注
關(guān)注
4文章
637瀏覽量
79251 -
晶體管
+關(guān)注
關(guān)注
77文章
9783瀏覽量
139004 -
人工智能
+關(guān)注
關(guān)注
1796文章
47811瀏覽量
240593 -
寄生電容
+關(guān)注
關(guān)注
1文章
294瀏覽量
19345 -
FOWLP
+關(guān)注
關(guān)注
1文章
15瀏覽量
9998
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
什么是摩爾定律?
![什么是<b class='flag-5'>摩爾定律</b>?](https://file1.elecfans.com/web2/M00/8F/75/wKgaomTNp4iAfp5VAAA9P6xNFDA340.png)
晶圓和摩爾定律有什么關(guān)系?
摩爾定律也適用于EPON芯片商用之路?
半導(dǎo)體行業(yè)的里程碑“摩爾定律”竟是這樣來(lái)的
摩爾定律推動(dòng)了整個(gè)半導(dǎo)體行業(yè)的變革
摩爾定律在測(cè)試領(lǐng)域有哪些應(yīng)用?
IC芯片的密度和計(jì)算機(jī)的速度能夠一直按照摩爾定律前行嗎?
摩爾定律,摩爾定律是什么意思
超越摩爾定律的新技術(shù)MEMS
摩爾定律_摩爾定律是什么
![<b class='flag-5'>摩爾定律</b>_<b class='flag-5'>摩爾定律</b>是什么](https://file1.elecfans.com//web2/M00/A6/38/wKgZomUMPFmAaF7QAABXFyLHGwM159.jpg)
評(píng)論