欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的LVDS屏幕接口應(yīng)用

電子工程師 ? 來源:CSDN技術(shù)社區(qū) ? 作者:CSDN技術(shù)社區(qū) ? 2020-11-01 10:03 ? 次閱讀

什么是LVDS,LVDS的全稱是Low-Voltage Differential Signaling ,即低電壓差分信號(hào)。LVDS可以實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)或一點(diǎn)對(duì)多點(diǎn)的連接,具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)。

1、LVDS的特點(diǎn)和分類

LVDS為克服以TTL電平方式傳輸?shù)母叽a率數(shù)據(jù)時(shí)功耗大、EMI電磁干擾大等缺點(diǎn)而研制的一種數(shù)字視頻信號(hào)傳輸方式。

LVDS是利用低電壓差(典型值為350 mV)進(jìn)行編碼信息的。

LVDS信號(hào)的分為單路6位LVDS,雙路6位LVDS,單路8位LVDS和雙路8位LVDS,特點(diǎn)對(duì)比如下表:

我們常用的是HDMI高清接口,那么LVDS與HDMI又有哪些區(qū)別呢。

它們都是高清輸出接口,LVDS由于采用低壓和低電流驅(qū)動(dòng)方式,因此,實(shí)現(xiàn)了低噪聲和低功耗。

HDMI的TMDS是3.3V,而DDC電路的電平則是5V。傳統(tǒng)的TTL驅(qū)動(dòng)電平帶來的噪聲和功耗相對(duì)較大,要是對(duì)產(chǎn)品的EMI和EMC要求比較嚴(yán)格,則應(yīng)該優(yōu)選LVDS接口。

LVDS的應(yīng)用

這里來看一個(gè)LVDS應(yīng)用的例子:

整個(gè)應(yīng)用分為L(zhǎng)VDS輸出驅(qū)動(dòng)板和LVDS接收液晶面板,一般主控芯片內(nèi)部沒有集成的LVDS發(fā)射模塊,只提供6或8 bit RGB接口,傳輸?shù)氖荰TL電平,這時(shí)候需要加一塊TTL轉(zhuǎn)LVDS的轉(zhuǎn)換芯片,然后將LVDS信號(hào)傳輸給液晶面板。液晶面板的LVDS接收器再對(duì)信號(hào)做轉(zhuǎn)換處理并顯示。

另外需要給液晶面板提供液晶的背光,背光電路一般放在驅(qū)動(dòng)板,主控通過PWM信號(hào)對(duì)面板背光進(jìn)行調(diào)節(jié)。若液晶面板帶觸摸功能,還需要設(shè)計(jì)觸摸控制電路,觸摸控制器與主控通過I2C通信,再去驅(qū)動(dòng)液晶面板。

那么對(duì)于產(chǎn)品設(shè)計(jì),LVDS接口有單6,雙6,單8,雙8之分,我們?cè)趺催xLVDS接口呢?經(jīng)過咨詢相關(guān)屏幕廠家,得到以下回復(fù)。

也就是說,選接口是由屏幕分辨率決定的,你選的屏幕分辨率高了,就得用高位數(shù)的,畢竟高分辨率要求基色信號(hào)的位數(shù)越多,才能在屏幕上顯示更多色彩。

上面是不集成LVDS的主控的應(yīng)用方案,如全志的H6,顯示接口只有6bit 的RGB接口和HDMI接口,無LVDS接口。但像性能更強(qiáng)大一點(diǎn)的全志T3和瑞芯微RK32x8平臺(tái)等,就內(nèi)部集成專門的LVDS接口,不用再橋接一片轉(zhuǎn)換IC

在實(shí)際應(yīng)用中,通常我們可以調(diào)節(jié)LVDS轉(zhuǎn)換芯片的RS管腳配置去控制信號(hào)的擺幅,低擺幅LVDS輸出可以進(jìn)一步降低系統(tǒng)的EMI,并減小芯片功耗。

關(guān)于LVDS Layout

下面介紹一下關(guān)于LVDS的PCB 板布線時(shí)需要注意的點(diǎn):

1) 由于差分線較多并為了方便做阻抗匹配,PCB 至少采用四層板設(shè)計(jì);

2) 電源濾波電容盡可能的靠近芯片電源 pin;

3) 每組電源都需要通過磁珠進(jìn)行隔離,且都要增加電源濾波電容;

4) PCB 板盡可能鋪設(shè)大面積的 GND ;

5) LVDS 輸出差分信號(hào)走線設(shè)計(jì)成 100Ω差分匹配,走線盡可能保持等長(zhǎng);

6) LVDS 輸出差分信號(hào)正負(fù)通道間隔 S1 盡可能的??;

7) LVDS 各輸出差分信號(hào)通道間的間隔至少要大于 2 倍 S1;

8) 100Ω終端電阻要盡可能的靠近 LVDS 接收器輸入端口;

9) LVDS 輸出差分信號(hào)通路盡可能的少用通孔,且走線避免設(shè)計(jì)成 90°彎角。

責(zé)任編輯人:CC

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21799

    瀏覽量

    606198
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    8706

    瀏覽量

    151973
  • lvds
    +關(guān)注

    關(guān)注

    2

    文章

    1045

    瀏覽量

    66021

原文標(biāo)題:FPGA | LVDS屏幕接口的應(yīng)用

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    關(guān)于FPGAlvds問題

    請(qǐng)問能夠用FPGAlvds做成一個(gè)vga的接口嗎?不是用硬件做轉(zhuǎn)接板,純粹從邏輯上面去設(shè)計(jì),該怎么樣去畫這個(gè)邏輯狀態(tài)圖
    發(fā)表于 09-19 21:02

    簡(jiǎn)易USB與LVDS接口轉(zhuǎn)換器

    ,基于FPGA的協(xié)議數(shù)據(jù)轉(zhuǎn)換以及LVDS接口等部分組成,其系統(tǒng)設(shè)計(jì)框圖如圖1所示。該系統(tǒng)設(shè)計(jì)的USB接口使用高速USB物理層收發(fā)器USB3300將USB協(xié)議的差分信號(hào)轉(zhuǎn)換成8位的并行信
    發(fā)表于 11-22 11:24

    屏幕接口

    屏幕接口FSMC、8080、RGB、MIPI、PPI、IIC、SPI、串口屏、LVDS接口、EDP接口、HDMI、MPU
    發(fā)表于 11-11 18:54

    LVDS屏幕如何驅(qū)動(dòng)呢

    為什么要驅(qū)動(dòng)LVDS屏幕呢?LVDS屏幕如何驅(qū)動(dòng)呢?
    發(fā)表于 03-03 09:49

    FPGA | LVDS屏幕接口的應(yīng)用

    今天給大俠帶來基于FPGALVDS屏幕接口應(yīng)用,話不多說,上貨。 什么是LVDS,LVDS
    發(fā)表于 06-05 17:31

    AD9684與FPGALVDS模式接口互聯(lián)時(shí),FPGA端如何使用?

    咨詢一個(gè)初級(jí)A/D問題:AD9684中DCO時(shí)鐘的用法(FPGA控制)。AD9684與FPGALVDS模式接口互聯(lián)時(shí),FPGA端如何使用?
    發(fā)表于 12-13 09:01

    基于LVDS 技術(shù)的傳輸接口設(shè)計(jì)

    介紹了LVDS 接口的原理和優(yōu)點(diǎn),接口機(jī)的硬件組成以及在設(shè)計(jì)LVDS 接口時(shí)需注意的事項(xiàng)。關(guān)鍵詞 LVD
    發(fā)表于 09-22 08:27 ?67次下載

    基于FPGALVDS接口應(yīng)用

    介紹了LVDS技術(shù)的原理,對(duì)LVDS接口在高速數(shù)據(jù)傳輸系統(tǒng)中的應(yīng)用做了簡(jiǎn)要的分析,著重介紹了基于FPGALVDS_TX模塊的應(yīng)用,并通過其
    發(fā)表于 01-11 10:46 ?101次下載
    基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>LVDS</b><b class='flag-5'>接口</b>應(yīng)用

    LVDS顯示屏接口資料

    LVDS顯示屏接口LVDS顯示屏接口LVDS顯示屏接口LVD
    發(fā)表于 01-15 16:31 ?0次下載

    LVDS高速ADC接口_Xilinx FPGA實(shí)現(xiàn)

    LVDS 即Low-Voltage Differential Signaling。FPGA的selecteIO非常強(qiáng)大,支持各種IO接口標(biāo)準(zhǔn),電壓電流都可以配置。其接口速率可以達(dá)到幾百
    的頭像 發(fā)表于 06-30 10:23 ?2.4w次閱讀
    <b class='flag-5'>LVDS</b>高速ADC<b class='flag-5'>接口</b>_Xilinx <b class='flag-5'>FPGA</b>實(shí)現(xiàn)

    LVDSFPGA中的使用教程之LVDS的介紹

    目前電路中數(shù)字視頻使用Camera Link接口傳輸,之前的方案是FPGA輸出并行數(shù)據(jù)信號(hào)+同步控制信號(hào),再由串化芯片DS90CR287進(jìn)行并轉(zhuǎn)串處理,處理完通過Camera Link接口輸出
    發(fā)表于 12-30 16:57 ?25次下載
    <b class='flag-5'>LVDS</b>在<b class='flag-5'>FPGA</b>中的使用教程之<b class='flag-5'>LVDS</b>的介紹

    具有LVDS輸出的LTM9011 ADC的AN147-Altera Stratix IV FPGA接口

    具有LVDS輸出的LTM9011 ADC的AN147-Altera Stratix IV FPGA接口
    發(fā)表于 05-09 21:19 ?15次下載
    具有<b class='flag-5'>LVDS</b>輸出的LTM9011 ADC的AN147-Altera Stratix IV <b class='flag-5'>FPGA</b><b class='flag-5'>接口</b>

    wp02-將凌力爾特公司的DDR LVDS ADC與Altera Stratix IV FPGA接口

    wp02-將凌力爾特公司的DDR LVDS ADC與Altera Stratix IV FPGA接口
    發(fā)表于 05-23 11:13 ?1次下載
    wp02-將凌力爾特公司的DDR <b class='flag-5'>LVDS</b> ADC與Altera Stratix IV <b class='flag-5'>FPGA</b><b class='flag-5'>接口</b>

    LVDS接口有哪些分類

    LVDS(Low Voltage Differential Signaling)接口是一種低電壓差分信號(hào)傳輸LVDS(Low Voltage Differential Signaling)接口
    的頭像 發(fā)表于 01-18 11:20 ?2102次閱讀

    高速ADC與FPGALVDS數(shù)據(jù)接口中避免時(shí)序誤差的設(shè)計(jì)考慮

    電子發(fā)燒友網(wǎng)站提供《高速ADC與FPGALVDS數(shù)據(jù)接口中避免時(shí)序誤差的設(shè)計(jì)考慮.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 09:50 ?6次下載
    高速ADC與<b class='flag-5'>FPGA</b>的<b class='flag-5'>LVDS</b>數(shù)據(jù)<b class='flag-5'>接口</b>中避免時(shí)序誤差的設(shè)計(jì)考慮