欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何降低功耗FPGA功耗的設(shè)計技巧

電子工程師 ? 來源:FPGA設(shè)計論壇 ? 作者:FPGA設(shè)計論壇 ? 2021-01-08 17:46 ? 次閱讀

對于研發(fā)人員而言,大家總是在追求低功耗設(shè)計。采用低功耗設(shè)計,無疑是能夠帶來諸多好處。為幫助大家了解如何降低功耗,本文中,小編將對降低 FPGA 功耗的設(shè)計技巧加以闡述。


新一代 FPGA 的速度變得越來越快,密度變得越來越高,邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計抉擇可以影響系統(tǒng)的功耗,這些抉擇包括從顯見的器件選擇到細小的基于使用頻率的狀態(tài)機值的選擇等。

為了更好地理解本文將要討論的設(shè)計技巧為什么能夠節(jié)省功耗,我們先對功耗做一個簡單介紹。

功耗包含兩個因素:動態(tài)功耗和靜態(tài)功耗。動態(tài)功耗是指對器件內(nèi)的容性負載充放電所需的功耗。它很大程度上取決于頻率、電壓和負載。這三個變量中的每個變量均在您的某種控制之下。

動態(tài)功耗 = 電容×電壓 2×頻率

靜態(tài)功耗是指由器件中所有晶體管的泄漏電流(源極到漏極以及柵極泄漏,常常集中為靜止電流)引起的功耗,以及任何其他恒定功耗需求之和。泄漏電流很大程度上取決于結(jié)溫和晶體管尺寸。

恒定功耗需求包括因終接(如上拉電阻)而造成的電流泄漏。沒有多少措施可以采用來影響泄漏,但恒定功耗可以得到控制。


盡早考慮功耗

您在設(shè)計的早期階段做出的功耗決定影響最大。決定采用什么元件對功耗具有重大意義,而在時鐘上插入一個 BUFGMUX 則影響甚微。對功耗的考慮越早越好。

恰當(dāng)?shù)脑?/p>

并不是所有元件都具有相同的靜止功耗。根據(jù)普遍規(guī)則,器件工藝技術(shù)尺寸越小,泄漏功耗越大。但并不是所有工藝技術(shù)都一樣。例如,對于 90 nm 技術(shù)來說,Virtex-4 器件與其他 90 nm FPGA 技術(shù)之間在靜止功耗方面存在顯著差異,

然而,在靜止功耗隨工藝技術(shù)縮小而增加的同時,動態(tài)功耗卻隨之減小,這是由于較小的工藝有著更低的電壓和電容。考慮好哪種功耗對你的設(shè)計影響更大——待機(靜止)功耗還是動態(tài)功耗。

除通用切片邏輯單元外,所有 Xilinx 器件都具有專門邏輯。其形式有塊 RAM、18×18 乘法器、DSP48 塊、SRL16s,以及其他邏輯。這不僅在于專門邏輯具有更高的性能,還在于它們具有更低的密度,因而對于相同的操作可以消耗較少的功率。評估您的器件選項時,請考慮專門邏輯的類型和數(shù)量。

選擇適當(dāng)?shù)?I/O 標(biāo)準(zhǔn)也可以節(jié)省功耗。這些都是簡單的決定,如選擇最低的驅(qū)動強度或較低的電壓標(biāo)準(zhǔn)。當(dāng)系統(tǒng)速度要求使用高功率 I/O 標(biāo)準(zhǔn)時,計劃一個缺省狀態(tài)以降低功耗。有的 I/O 標(biāo)準(zhǔn)(如 GTL/+)需要使用一個上拉電阻才能正常工作。因此如果該 I/O 的缺省狀態(tài)為高電平而不是低電平,就可以節(jié)省通過該終接電阻的直流功耗。對于 GTL+,將 50Ω終接電阻的適當(dāng)缺省狀態(tài)設(shè)置為 1.5V,可使每個 I/O 節(jié)省功耗 30 mA。

數(shù)據(jù)使能

當(dāng)總線上的數(shù)據(jù)與寄存器相關(guān)時,經(jīng)常使用片選或時鐘使能邏輯來控制寄存器的使能。進一步來說,盡早對該邏輯進行“數(shù)據(jù)使能”,以阻止數(shù)據(jù)總線與時鐘使能寄存器組合邏輯之間不必要的轉(zhuǎn)換,如圖 1 所示。紅色波形表示原設(shè)計;綠色波形表示修改后的設(shè)計。

214ecfe4-4b80-11eb-8b86-12bb97331649.png


另一種選擇是在電路板上而不是在芯片上進行這種“數(shù)據(jù)使能”。以盡可能減小處理器時鐘周期。此概念是使用 CPLD 從處理器卸載簡單任務(wù),以便使其更長時間地處于待機模式。

讓我們來看一個在狀態(tài) 7 和狀態(tài) 8 之間頻繁進行狀態(tài)轉(zhuǎn)換的狀態(tài)機。如果您為該狀態(tài)機選擇二進制編碼,將意味著對于每次狀態(tài) 7 和狀態(tài) 8 之間的狀態(tài)轉(zhuǎn)換,將有四位需要改變狀態(tài),如表 1 所示。如果狀態(tài)機采用格雷碼而不是二進制碼來設(shè)計,則這兩個狀態(tài)之間的轉(zhuǎn)移所需的邏輯轉(zhuǎn)換的數(shù)量將降至僅一位。另外,如果將狀態(tài) 7 和 8 分別編碼為 0010 和 0011,也可以達到同樣的效果。

時鐘管理

在一個設(shè)計的所有吸收功耗的信號當(dāng)中,時鐘是罪魁禍?zhǔn)?。雖然一個時鐘可能運行在 100 MHz,但從該時鐘派生出的信號卻通常運行在主時鐘頻率的較小分量(通常為 12% ~ 15%)。此外,時鐘的扇出一般也比較高——這兩個因素顯示,為了降低功耗,應(yīng)當(dāng)認真研究時鐘。

如果設(shè)計的某個部分可以處于非活動狀態(tài),則可以考慮使用一個 BUFG-MUX 來禁止時鐘樹翻轉(zhuǎn),而不是使用時鐘使能。時鐘使能將阻止寄存器進行不必要的翻轉(zhuǎn),但時鐘樹仍然會翻轉(zhuǎn),消耗功率。不過采用時鐘使能總比什么措施也沒有強。

隔離時鐘以使用最少數(shù)量的信號區(qū)。不使用的時鐘樹信號區(qū)不會翻轉(zhuǎn),從而降低該時鐘網(wǎng)絡(luò)的負載。仔細布局可以在不影響實際設(shè)計的情況下達到此目標(biāo)。

對 FPGA 顯然也可以使用同一概念。雖然 FPGA 不一定擁有待機模式,但使用一個 CPLD 中途欄截總線數(shù)據(jù)并有選擇地將數(shù)據(jù)饋送到 FPGA 也可以省去不必要的輸入轉(zhuǎn)換。

CoolRunner-II CPLD 包含一種稱為“數(shù)據(jù)門控”的功能,可以禁止引腳上的邏輯轉(zhuǎn)換到達 CPLD 的內(nèi)部邏輯。該數(shù)據(jù)門控使能可通過片上邏輯或引腳來控制。

狀態(tài)機設(shè)計

根據(jù)預(yù)測的下一狀態(tài)條件列舉狀態(tài)機,并選擇常態(tài)之間轉(zhuǎn)換位較少的狀態(tài)值。這樣,您就能夠盡可能減少狀態(tài)機網(wǎng)絡(luò)的轉(zhuǎn)換量(頻率)。確定常態(tài)轉(zhuǎn)換和選擇適當(dāng)?shù)臓顟B(tài)值,是降低功耗且對設(shè)計影響較小的一種簡單方法。編碼形式越簡單(一位有效編碼或格雷碼),使用的解碼邏輯也會越少。

功耗估算工具

賽靈思提供了兩種形式的功耗估算工具:一種叫做 Web Power Tools 的設(shè)計前工具和一種叫做 Xpower 的設(shè)計后工具。利用它,您可以僅憑設(shè)計利用率估計就能獲得功耗評估,而無需實際設(shè)計文件。

XPower 是一種設(shè)計后工具,用于分析實際器件利用率,并結(jié)合實際的適配后 (post-fit) 仿真數(shù)據(jù)(VCD 文件格式),給出實際功耗數(shù)據(jù)。利用 Xpower,您可以在完全不接觸芯片的情況下分析設(shè)計改變對總功耗的影響。

基于 Web 的功耗工具

基于 Web 的功耗估計是在設(shè)計流程的早期獲得器件功耗情況的最快捷和最方便的方法。這些工具每個季度都會發(fā)布新版本,因此信息總是最新的,且不需要安裝或下載,只需要擁有互聯(lián)網(wǎng)連接和 Web 瀏覽器即可。您可以指定設(shè)計參數(shù)并保存和加載設(shè)計設(shè)置,免去了通過交互使用重新輸入設(shè)計參數(shù)的麻煩。只要有對設(shè)計行為的估計并選定目標(biāo)器件即可開始。

2248a690-4b80-11eb-8b86-12bb97331649.png


Xpower:集成的設(shè)計專用功耗分析

Xpower 是所有 Xilinx ISE 設(shè)計工具的一個免費組件,您可以利用它對您的基于設(shè)計的功耗需求進行詳細得多的估計。XPower 是在映射或布局和布線后設(shè)計的基礎(chǔ)上對器件功耗進行估計的。

對于成熟的投產(chǎn)的 FPGA 和 CPLD,XPower 計算出的功耗估計的平均設(shè)計批量誤差 (suite error) 小于 10%。它將把器件數(shù)據(jù)與您的設(shè)計文件結(jié)合起來綜合考慮,并按照您的專門設(shè)計信息給出估計器件功耗的高精度報告。

XPower 直接集成在 ISE 軟件中,可提供層次化的詳細的功耗顯示、詳細的總結(jié)報告和功耗向?qū)?,即使是新用戶也可輕易上手。XPower 可接受仿真的設(shè)計活動數(shù)據(jù),并可以 GUI 模式和批處理模式運行。

XPower 將考慮設(shè)計中的每個網(wǎng)絡(luò)和邏輯元素。ISE 設(shè)計文件提供準(zhǔn)確的資源使用情況;XPower 交叉參考布線信息以及特性化電容數(shù)據(jù)。于是物理資源針對電容進行特性化。設(shè)計特性化將對新器件持續(xù)進行,以給出最精確的結(jié)果。Xpower 使用了網(wǎng)絡(luò)翻轉(zhuǎn)速率和輸出負載。然后 XPower 計算功耗和結(jié)溫,還可以顯示單個網(wǎng)絡(luò)的功耗數(shù)據(jù)。

責(zé)任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21800

    瀏覽量

    606272
  • 低功耗
    +關(guān)注

    關(guān)注

    10

    文章

    2419

    瀏覽量

    103910
  • 變量
    +關(guān)注

    關(guān)注

    0

    文章

    613

    瀏覽量

    28472

原文標(biāo)題:低功耗成為標(biāo)配,三分鐘了解FPGA低功耗設(shè)計技巧

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    低功耗處理器的優(yōu)勢分析

    就考慮到能耗問題,通過優(yōu)化架構(gòu)、工藝和軟件來降低功耗的處理器。它們通常采用先進的制造工藝,如FinFET或GAAFET技術(shù),以及高效的電源管理技術(shù),以實現(xiàn)在保持性能的同時減少能耗。 低功耗處理器的優(yōu)勢 1. 節(jié)能和環(huán)保 減少能源消耗 :低
    的頭像 發(fā)表于 02-07 09:14 ?197次閱讀

    AN-1111: 使用ADuCM360/ADuCM361時的降低功耗選項

    電子發(fā)燒友網(wǎng)站提供《AN-1111: 使用ADuCM360/ADuCM361時的降低功耗選項.pdf》資料免費下載
    發(fā)表于 01-14 15:01 ?0次下載
    AN-1111: 使用ADuCM360/ADuCM361時的<b class='flag-5'>降低功耗</b>選項

    如何降低AFE4400的功耗?

    用AFE4400做血氧采集的前端,因為設(shè)備的功耗要求比較嚴(yán)格,現(xiàn)有的AFE4400的功耗為1.18Ma。請問能不能再把功耗降低?是否還有可降低
    發(fā)表于 01-10 07:17

    如何降低AD1247的功耗?

    為了使AD1247進入睡眠模式以降低功耗嘗試了以下兩種方法: 1、將START置為低電平 ,但是至低電平后電流沒有變化; 2、通過SLEEP指令,這個進入睡眠后AD1247的確不工作了,喚醒之后
    發(fā)表于 12-24 07:51

    低功耗SOC芯片的優(yōu)勢

    性能的同時降低能耗。這對于移動設(shè)備尤為重要,因為它們依賴電池供電,且用戶對電池壽命有較高要求。 節(jié)能技術(shù) :通過使用先進的制程技術(shù)、優(yōu)化的電路設(shè)計和智能電源管理,低功耗SOC芯片能夠顯著減少能耗。 動態(tài)電壓頻率調(diào)整 (DVFS):根據(jù)工
    的頭像 發(fā)表于 10-31 14:52 ?696次閱讀

    物聯(lián)網(wǎng)系統(tǒng)中TCP低功耗產(chǎn)品長連接狀態(tài)下降低功耗功能的實現(xiàn)方案

    01 ?概述 TCP相關(guān)內(nèi)容參考文章《物聯(lián)網(wǎng)行業(yè)中TCP通信協(xié)議介紹以及如何實現(xiàn)》 02 ?功耗的組成 低功耗技術(shù)就是一系列的降低功耗的技術(shù)。 在了解低功耗技術(shù)之前,我們必須先了解
    的頭像 發(fā)表于 09-29 11:50 ?554次閱讀
    物聯(lián)網(wǎng)系統(tǒng)中TCP<b class='flag-5'>低功耗</b>產(chǎn)品長連接狀態(tài)下<b class='flag-5'>降低功耗</b>功能的實現(xiàn)方案

    柵極驅(qū)動芯片選型低功耗原因

    柵極驅(qū)動芯片選型時考慮低功耗的原因主要有以下幾點: 1. 降低系統(tǒng)能耗 低功耗的柵極驅(qū)動芯片能夠顯著降低整個系統(tǒng)的待機功耗,這對于需要長時間
    的頭像 發(fā)表于 09-18 09:20 ?533次閱讀

    低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路

    電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路.pdf》資料免費下載
    發(fā)表于 08-29 09:59 ?0次下載
    為<b class='flag-5'>低功耗</b><b class='flag-5'>FPGA</b>、處理器和ASIC實施啟用LVDS鏈路

    CPU的低功耗與高功耗的區(qū)別

    CPU的低功耗與高功耗之間存在多方面的區(qū)別,這些區(qū)別主要體現(xiàn)在功耗水平、性能表現(xiàn)、應(yīng)用場景、成本效益以及技術(shù)實現(xiàn)等多個維度。
    的頭像 發(fā)表于 08-07 15:43 ?4958次閱讀

    OPA454如何降低功耗?

    opa454 供電+60V/-15V,輸出空載懸空,放大倍數(shù)5倍,同向放大,輸入0~10V正弦波100hz,輸出為50v正弦波,發(fā)現(xiàn)功耗很大,有降低功耗措施?
    發(fā)表于 07-29 06:32

    FPGA如何估算分析功耗

    FPGA功耗由4部分組成:上電功耗、配置功耗、靜態(tài)功耗和動態(tài)功耗。一般的
    的頭像 發(fā)表于 07-18 11:11 ?2088次閱讀
    <b class='flag-5'>FPGA</b>如何估算分析<b class='flag-5'>功耗</b>

    國產(chǎn)藍牙模組 | 低功耗藍牙應(yīng)用

    藍牙技術(shù)聯(lián)盟于2010年推出了藍牙4.0規(guī)范,其中低功耗藍牙的出現(xiàn)滿足了小型電池供電設(shè)備進行低功耗無線連接的需求,因此得到廣泛應(yīng)用。本文章將帶你深入了解低功耗藍牙的應(yīng)用。低功耗藍牙簡介
    的頭像 發(fā)表于 06-14 08:25 ?600次閱讀
    國產(chǎn)藍牙模組 | <b class='flag-5'>低功耗</b>藍牙應(yīng)用

    stm32g070怎么調(diào)試才能降低功耗?

    stm32g070,單芯片的最小系統(tǒng)板使用官方例程進入standy 模式后電量70ua左右,和手冊的1,2個ua不符,已經(jīng)確定是芯片的功耗的,不知道該怎么調(diào)試才能降低功耗
    發(fā)表于 03-28 06:46

    如何降低LoRa模塊的功耗以延長電池壽命?

    一些方法,例如睡眠模式和低功耗設(shè)置,但我不確定是否有任何其他方法或技巧可以進一步降低功耗。有人有經(jīng)驗可以分享嗎?我需要知道如何在保持通信穩(wěn)定的同時最大限度地降低功耗
    發(fā)表于 03-01 07:38

    新思科技VC LP Advanced靜態(tài)低功耗驗證解決方案

    對于當(dāng)今的移動高性能系統(tǒng)而言,低功耗設(shè)計至關(guān)重要。低功耗設(shè)計能夠延長電池續(xù)航時間、降低能源成本,為消費者打造更出色的無縫體驗,具有更好的可持續(xù)性。
    的頭像 發(fā)表于 02-22 09:56 ?922次閱讀
    新思科技VC LP Advanced靜態(tài)<b class='flag-5'>低功耗</b>驗證解決方案