電子微組裝可靠性設(shè)計(jì)的挑戰(zhàn)，來(lái)自兩個(gè)方面：一是高密度組裝的失效與控制;二是微組裝可靠性的系統(tǒng)性設(shè)計(jì)。

一、高密度組裝的失效與控制

高密度組裝的代表性互連模式有兩類，一類是元器件高密度組裝，有兩種典型的芯片組裝方式，即芯片并列式組裝（2D）和3D-芯片堆疊組裝結(jié)構(gòu)疊層式，如圖1和圖2所示;另一類是高密度微互連，例如，3D疊層芯片TSV硅通孔、高密度低拱形絲鍵合，如圖3和圖4所示。

圖1 芯片并列式組裝（2D）

圖2 3D-芯片堆疊組裝結(jié)構(gòu)

圖3 3D疊層芯片TSV硅通孔

圖4 3D疊層芯片高密度低拱形絲鍵合

從電子微組裝的發(fā)展趨勢(shì)可以看出，微組裝技術(shù)的發(fā)展必然帶來(lái)產(chǎn)品的更高密度封裝，而高密度封裝的可靠性問(wèn)題，主要是產(chǎn)品內(nèi)部熱流密度增加導(dǎo)致的溫升、微互連間距減小導(dǎo)致的短路風(fēng)險(xiǎn)、封裝體內(nèi)元器件電磁干擾及潛在傳播路徑等問(wèn)題。

圖5 電子封裝50多年的演變和發(fā)展趨勢(shì)

1．2D和3D IC高密度組裝的熱問(wèn)題

2D-IC或3D-IC的高密度組裝方式，面臨的嚴(yán)重問(wèn)題是如何散熱，這一問(wèn)題已成為限制高密度集成特別是三維集成技術(shù)發(fā)展的瓶頸。微組裝產(chǎn)品中的有源器件芯片，是微組裝產(chǎn)品的主要熱源，由于高密度組裝，產(chǎn)品熱功率密度（W/mm2）增大，芯片之間、芯片與元件之間熱耦合效應(yīng)突出。這時(shí)，芯片PN結(jié)溫TJ或溝道溫度Tch，以及元件熱點(diǎn)溫度THS，不僅僅取決于器件自身功耗大小，還取決于鄰近元器件的功耗以及相互間的熱耦合效應(yīng)，內(nèi)裝元器件組裝密度越高，芯片間的熱耦合效應(yīng)就越明顯，引起芯片額外的溫升就越高，使得元器件溫度余量減少、有機(jī)材料加快老化。

盡管針對(duì)高密度封裝穩(wěn)態(tài)、瞬態(tài)熱管理問(wèn)題，人們開(kāi)展了大量研究，提出了各種熱分析方法和散熱設(shè)計(jì)方法。例如，2009年ITRS組裝封裝技術(shù)工作組，在SiP組裝封裝技術(shù)報(bào)告中，對(duì)于SiP疊層芯片熱設(shè)計(jì)和熱管理，提出了針對(duì)系統(tǒng)熱點(diǎn)和功耗控制的熱設(shè)計(jì)基本原則，在考慮最壞情況和典型使用條件下，建議將最大功耗芯片疊層在底部的主要散熱面，最小功率芯片疊層在頂部，并設(shè)計(jì)基板埋置熱沉和系統(tǒng)壓電散熱器，以保證頂部芯片熱點(diǎn)溫度控制和系統(tǒng)級(jí)散熱管理。但是，組裝密度不斷提升和產(chǎn)品體積不斷縮小的市場(chǎng)需求，不斷給更高封裝密度的熱設(shè)計(jì)帶來(lái)新的挑戰(zhàn)。

2．TSV高深寬比（h/d）的互連可靠性問(wèn)題

TSV通孔技術(shù)是實(shí)現(xiàn)芯片3D疊層組裝的關(guān)鍵技術(shù)。作為多芯片層間互連的TSV通孔，由于有較高的深寬比，以及通孔工藝和結(jié)構(gòu)特性，與基板通孔結(jié)構(gòu)相比，TSV通孔結(jié)構(gòu)面臨更嚴(yán)重的熱應(yīng)力、機(jī)械應(yīng)力帶來(lái)的可靠性問(wèn)題。例如，銅填充的TSV在溫度變化應(yīng)力作用下，銅硅熱膨脹失配可能導(dǎo)致TSV的硅基板開(kāi)裂;TSV與倒裝芯片凸點(diǎn)互連的金屬間化合物（IMC）在溫變剪切應(yīng)力作用下可能斷裂。

針對(duì)3D封裝中，TSV通孔的可靠性和失效問(wèn)題，人們開(kāi)展了大量研究。例如，對(duì)3D封裝TSV結(jié)構(gòu)熱膨脹行為進(jìn)行了研究，分析了Si/Cu結(jié)構(gòu)的CTE失配結(jié)果，認(rèn)為在溫度變化過(guò)程中，TSV鄰近Si的最大應(yīng)力是張應(yīng)力，但同時(shí)由于疊片結(jié)構(gòu)中TSV通孔的存在，可以降低芯片分層的風(fēng)險(xiǎn);對(duì)超薄芯片堆疊的3D集成組裝技術(shù)和失效問(wèn)題進(jìn)行了研究，認(rèn)為芯片減薄過(guò)程的機(jī)械損傷給芯片疊層組裝帶來(lái)潛在問(wèn)題，當(dāng)芯片堆疊厚度和TSV數(shù)量增加時(shí)熱膨脹失配更為嚴(yán)重，溫變應(yīng)力下頂層芯片互連點(diǎn)將面臨更嚴(yán)酷的可靠性問(wèn)題，需要設(shè)計(jì)合適的TSV尺寸并優(yōu)選材料，以提高溫變環(huán)境的適應(yīng)性;對(duì)基于TSV的片上網(wǎng)絡(luò)芯片（3D NoC）可靠性問(wèn)題的研究，認(rèn)為3D NoC中TSV的主要失效問(wèn)題，有TSV硅片翹曲、TSV層間垂直連接、CTE失配引起的熱應(yīng)力問(wèn)題;對(duì)三維芯片堆疊高深寬比（h/d）的Cu通孔互連研究，認(rèn)為Cu電鍍工藝優(yōu)化是獲得良好導(dǎo)電通道的關(guān)鍵;對(duì)基于TSV的2．5D和3D堆疊IC模塊的測(cè)試研究，提出了包含TSV通孔信息的測(cè)試流程、測(cè)試內(nèi)容、測(cè)試端口的解決方案。

標(biāo)準(zhǔn)JEP 158（2009）3DChip Stack with Through-Silicon Vias（TSVS）： Identifying，Evaluating and Understanding Reliability Interactions，針對(duì)3D芯片堆疊的TSV硅通孔可靠性問(wèn)題描述，歸納起來(lái)有以下觀點(diǎn)：

● TSV硅片尺度因素、Cu與Si之間CTE差異因素，引起TSV通孔界面應(yīng)力集中;

● 場(chǎng)效應(yīng)管（FET）對(duì)應(yīng)力敏感，F(xiàn)ET電性能變化與其和TSV的距離有關(guān)，影響FET耗損;

● TSV硅（Si）片非常薄（《100μm），遠(yuǎn)比傳統(tǒng)器件芯片薄，更易碎或開(kāi)裂;

● 帶有TSV的芯片堆疊結(jié)構(gòu)，內(nèi)部高溫?zé)狳c(diǎn)問(wèn)題突出;

● 薄型TSV硅片（《100μm），在溫循中易翹曲，可能導(dǎo)致與芯片互連的開(kāi)路，或芯片堆疊工藝中使溶化的芯片倒裝凸點(diǎn)焊球在側(cè)面短路;

● TSV通孔側(cè)壁的硅氧化絕緣層，可能存在缺陷，導(dǎo)致Cu通路與硅片存在潛在漏電通路。

從產(chǎn)品層面來(lái)看，為提升TSV互連的可靠性，人們關(guān)注的熱點(diǎn)問(wèn)題仍是滿足可靠性要求的TSV尺寸、材料的設(shè)計(jì)，目前商業(yè)化SiP產(chǎn)品的TSV解決方案，設(shè)計(jì)了針對(duì)2．5D和3D封裝的TSV結(jié)構(gòu)和線上/線下測(cè)試方法（MEOL）。不過(guò)，盡管TSV技術(shù)在高密度集成方面具有絕對(duì)優(yōu)勢(shì)，但TSV技術(shù)的高成本和可靠性潛在問(wèn)題，仍是目前其拓展應(yīng)用過(guò)程中最具挑戰(zhàn)的問(wèn)題。

3．電子微組裝其他失效問(wèn)題

電子微組裝的其他失效問(wèn)題，還包括絲鍵合界面退化、芯片黏結(jié)強(qiáng)度退化、黏結(jié)膠老化等互連問(wèn)題，內(nèi)裝元器件高密度組裝和布線布局帶來(lái)的電磁干擾和潛在傳播路徑問(wèn)題，以及封裝蓋板開(kāi)裂、玻璃絕緣子泄漏、水汽滲入等封裝問(wèn)題。

需要強(qiáng)調(diào)的是，微組裝失效模式和失效機(jī)理，與其承受的載荷應(yīng)力類型及應(yīng)力大小直接相關(guān)，系統(tǒng)性梳理這些失效模式、失效機(jī)理及相關(guān)載荷應(yīng)力，形成失效模式機(jī)理庫(kù)，是微組裝可靠性設(shè)計(jì)的重要基礎(chǔ)支撐。ITRS組裝封裝技術(shù)工作組，在2009年的報(bào)告中，對(duì)系統(tǒng)級(jí)封裝（SiP）的4類典型失效機(jī)理、相關(guān)失效的應(yīng)力和失效部位進(jìn)行了歸納和分類。SiP失效機(jī)理分類及失效原因見(jiàn)表1。

表1 SiP失效機(jī)理分類及失效原因

二、微組裝可靠性的系統(tǒng)性設(shè)計(jì)

針對(duì)微組裝可靠性要求的系統(tǒng)性設(shè)計(jì)，關(guān)鍵要解決三方面問(wèn)題：針對(duì)高密度組裝封裝失效的系統(tǒng)性控制設(shè)計(jì)、微組裝可靠性與性能及制造的協(xié)同設(shè)計(jì)、微組裝產(chǎn)品多機(jī)理失效的可靠性建模。

1．針對(duì)高密度組裝封裝失效的系統(tǒng)性控制設(shè)計(jì)

面對(duì)高密度組裝封裝帶來(lái)的各種失效問(wèn)題，如何系統(tǒng)性分析和設(shè)計(jì)，全面有效地控制失效，是解決微組裝可靠性設(shè)計(jì)問(wèn)題需要面臨的挑戰(zhàn)之一。

從大量的分立器件、HIC、MCM、微波組件、電真空器件失效分析案例和使用背景可以看出，產(chǎn)品封裝失效與其使用環(huán)境或直接載荷應(yīng)力有關(guān)。例如，氣密封裝HIC，內(nèi)裝裸芯片鍵合盤（pad）鋁膜腐蝕導(dǎo)致內(nèi)引線鍵合點(diǎn)開(kāi)路失效，與HIC內(nèi)部水汽含量、pad沾污、環(huán)境溫度有關(guān)，一旦pad表面達(dá)到三個(gè)水分子層厚度的水膜，表面腐蝕即發(fā)生，水汽含量、環(huán)境溫度、沾污，這三類應(yīng)力是導(dǎo)致鋁pad失效的直接應(yīng)力因素;再如，微波功率管，燒毀失效模式，與管子的溫度載荷應(yīng)力和電載荷應(yīng)力有關(guān)，基板與底座焊接空洞的出現(xiàn)是溫度過(guò)高的原因，輸出匹配電容擊穿是電載荷過(guò)應(yīng)力的原因。通過(guò)應(yīng)力類別及應(yīng)力來(lái)源分析，可以有效發(fā)現(xiàn)設(shè)計(jì)或工藝控制中存在的問(wèn)題。各類載荷應(yīng)力下的典型微組裝失效模式如下。

● 溫度應(yīng)力類失效：高溫導(dǎo)致的有機(jī)材料、內(nèi)裝元器件退化，溫變導(dǎo)致的焊點(diǎn)疲勞等;

● 機(jī)械應(yīng)力類失效：機(jī)械振動(dòng)導(dǎo)致封裝蓋板疲勞開(kāi)裂，機(jī)械沖擊導(dǎo)致內(nèi)裝元器件黏結(jié)脫落等;

● 潮濕應(yīng)力類失效：水汽引起的芯片腐蝕、外殼腐蝕、露點(diǎn)失效等;

● 電磁應(yīng)力類失效：內(nèi)裝元器件及導(dǎo)線之間的電磁干擾等;

● 鹽霧應(yīng)力類失效：鹽霧導(dǎo)致外殼、引腳腐蝕和斷裂等;

● 輻射應(yīng)力類失效：總劑量、單離子效應(yīng)導(dǎo)致半導(dǎo)體器件失效等;

● 耦合應(yīng)力類失效：溫變/振動(dòng)致焊點(diǎn)低/高周加速疲勞，低電壓/溫度/濕度致電化學(xué)遷移等。

因此，以載荷應(yīng)力類型為主線，對(duì)各類微組裝進(jìn)行可靠性設(shè)計(jì)的方法，是貫穿可靠性物理思想、系統(tǒng)實(shí)施失效控制的一種設(shè)計(jì)思路，在方法層面，能夠覆蓋現(xiàn)有的和今后新型的微組裝可靠性設(shè)計(jì)。從可靠性的基本概念來(lái)理解，如果可靠性定義中，用“可靠度”來(lái)度量微組裝的可靠性，把“規(guī)定的條件和規(guī)定的時(shí)間”視為可靠性的應(yīng)力約束條件，則從數(shù)學(xué)、物理的角度進(jìn)一步解讀可靠性定義，可以認(rèn)為可靠性在數(shù)學(xué)上強(qiáng)調(diào)產(chǎn)品完成規(guī)定功能的概率即可靠度R（t），在物理上強(qiáng)調(diào)產(chǎn)品達(dá)到預(yù)期可靠度的應(yīng)力約束條件［Fr（i，j）］（m+1）×n。所以，以載荷應(yīng)力為主線的可靠性設(shè)計(jì)思想和方法，具有更強(qiáng)的基礎(chǔ)性、系統(tǒng)性和清晰的物理意義，強(qiáng)化了基于失效物理（PoF）的可靠性設(shè)計(jì)理念，這也正是本書的核心思想。但是，基于失效物理并以載荷應(yīng)力為主線的可靠性設(shè)計(jì)方法，難點(diǎn)是載荷應(yīng)力分析和量化提取，不僅要解決一般環(huán)境單一應(yīng)力下的可靠性設(shè)計(jì)，還要面對(duì)復(fù)雜環(huán)境多應(yīng)力耦合下的可靠性設(shè)計(jì)，這也是目前微組裝可靠性技術(shù)領(lǐng)域關(guān)注的熱點(diǎn)問(wèn)題。

2．微組裝可靠性與性能及制造的協(xié)同設(shè)計(jì)

針對(duì)微組裝失效控制實(shí)施的可靠性設(shè)計(jì)，前提是不影響產(chǎn)品既定的設(shè)計(jì)性能，同時(shí)適應(yīng)現(xiàn)有的制造工藝能力，所以考慮微組裝可靠性與性能及制造之間的協(xié)同設(shè)計(jì)，是系統(tǒng)性解決微組裝可靠性設(shè)計(jì)所面臨的挑戰(zhàn)之二。

微組裝的這種協(xié)同設(shè)計(jì)，實(shí)際上是產(chǎn)品設(shè)計(jì)過(guò)程中的可靠性與性能和制造能力之間的權(quán)衡。在協(xié)同設(shè)計(jì)中，應(yīng)綜合考慮產(chǎn)品的可靠性、電性能、熱性能、機(jī)械性能、防潮性、抗電磁干擾性能、抗輻照性能和可測(cè)試性等要求，特別是熱性能、機(jī)械性能，既要考慮高密度組裝帶來(lái)的應(yīng)力耦合問(wèn)題，還要考慮微組裝結(jié)構(gòu)和材料隨時(shí)間的退化問(wèn)題;既要考慮短期工作期間的熱、機(jī)械極限性能，也要考慮長(zhǎng)期工作期間與熱、機(jī)械應(yīng)力相關(guān)的可靠性問(wèn)題;既要考慮制造工藝技術(shù)能力，也要考慮制造工藝技術(shù)的穩(wěn)定性和離散性問(wèn)題?？梢酝ㄟ^(guò)可靠性設(shè)計(jì)指標(biāo)的分解，綜合考慮各類性能之間的協(xié)同設(shè)計(jì)，量化制訂設(shè)計(jì)指標(biāo);通過(guò)容差分析和從產(chǎn)品結(jié)構(gòu)到制造工藝的健壯設(shè)計(jì)，解決參數(shù)漂移和性能退化帶來(lái)的產(chǎn)品可靠性問(wèn)題。

例如，ITRS組裝封裝技術(shù)工作組，在2009年的SiP組裝封裝技術(shù)報(bào)告中，分析了可靠性設(shè)計(jì)對(duì)SiP的影響，提出了針對(duì)SiP的有效協(xié)同設(shè)計(jì)概念，認(rèn)為應(yīng)該考慮物理尺寸、熱問(wèn)題、機(jī)械問(wèn)題、電氣設(shè)計(jì)和可靠性問(wèn)題之間的相互影響，通過(guò)各種性能要求與可靠性要求之間的權(quán)衡，實(shí)現(xiàn)SiP可靠性與性能之間的協(xié)同設(shè)計(jì)，比如在進(jìn)行高密度布線間距設(shè)計(jì)時(shí)，需要在布線間距和沾污橋連短路風(fēng)險(xiǎn)之間進(jìn)行權(quán)衡;需要同時(shí)在多個(gè)方面評(píng)估SiP可靠性，以獲得最佳的協(xié)同設(shè)計(jì)，比如鍵合完整性、電遷移、潛在失效部位、板級(jí)可靠性、溫度循環(huán)適應(yīng)性、基板彎曲、熱阻抗、元器件可靠性等，SiP協(xié)同設(shè)計(jì)程序，如圖6所示。同時(shí)，該報(bào)告還針對(duì)SiP的芯片-封裝-系統(tǒng)協(xié)同設(shè)計(jì)需求，重點(diǎn)從三個(gè)方面分析了SiP協(xié)同設(shè)計(jì)所面臨的挑戰(zhàn)：

● 芯片-封裝-系統(tǒng)的電氣模擬和設(shè)計(jì)挑戰(zhàn)：高密度布線耦合問(wèn)題，EMC問(wèn)題，3D鍵合絲問(wèn)題;

● 芯片-封裝-系統(tǒng)的熱模擬和設(shè)計(jì)挑戰(zhàn)：80%～90%的熱量傳導(dǎo)至PCB，堆疊封裝熱問(wèn)題突出;

● 芯片-封裝-系統(tǒng)的機(jī)械/應(yīng)力模擬和設(shè)計(jì)挑戰(zhàn)：板級(jí)彎曲、界面應(yīng)力模擬，分層、開(kāi)裂問(wèn)題。

圖6 SiP協(xié)同設(shè)計(jì)程序

3．微組裝多機(jī)理失效的可靠性建模

可靠性模型的作用是評(píng)估產(chǎn)品的可靠性，包括失效率、壽命或可靠度的評(píng)估，可采用數(shù)理統(tǒng)計(jì)方法建模，也可采用基于失效物理的壽命-應(yīng)力方法建模，通過(guò)可靠性模型的分析計(jì)算，可以評(píng)估微組裝產(chǎn)品可靠性設(shè)計(jì)是否達(dá)到預(yù)期設(shè)計(jì)指標(biāo)。微組裝產(chǎn)品可靠性建模，考慮兩個(gè)階段：隨機(jī)失效階段的失效率模型、耗損失效階段的可靠壽命模型，前者針對(duì)相互獨(dú)立的隨機(jī)失效事件，后者針對(duì)相互獨(dú)立和相互關(guān)聯(lián)的退化性事件。

微組裝產(chǎn)品在電路功能上沒(méi)有考慮冗余設(shè)計(jì)，所以隨機(jī)失效階段的失效率建模，無(wú)須考慮可靠性并聯(lián)模型，只需要考慮串聯(lián)模型;耗損失效階段的壽命建模，重點(diǎn)考慮多個(gè)退化機(jī)理對(duì)產(chǎn)品耗損壽命的影響，采用多機(jī)理競(jìng)爭(zhēng)失效模式判定產(chǎn)品的失效時(shí)間。分析多機(jī)理退化參量的相關(guān)性及其可靠性建模問(wèn)題，是系統(tǒng)性解決微組裝可靠性設(shè)計(jì)所面臨的挑戰(zhàn)之一。

1）隨機(jī)失效階段的失效率模型

對(duì)于微組裝產(chǎn)品在隨機(jī)失效階段的可靠性建模，采用數(shù)理統(tǒng)計(jì)方法，雖然這一階段的可靠性模型是最簡(jiǎn)單和最保守的串聯(lián)模型，但各串聯(lián)單元的應(yīng)力響應(yīng)提取是建模后可靠性評(píng)價(jià)的難點(diǎn)。

在隨機(jī)失效階段，產(chǎn)品可能發(fā)生各種隨機(jī)性失效，由于這些失效是受到隨機(jī)質(zhì)量因素或外界過(guò)應(yīng)力沖擊所導(dǎo)致的，對(duì)于微組裝產(chǎn)品，隨機(jī)失效階段的各種隨機(jī)失效模式相互獨(dú)立，產(chǎn)品可靠性模型采用串聯(lián)模型，其中微組裝互連結(jié)構(gòu)可以作為獨(dú)立的串聯(lián)單元考慮。

因?yàn)?，?nèi)裝元器件的高密度集成，元器件之間的微組裝互連和多層布線基板發(fā)生隨機(jī)失效的問(wèn)題更加突出;此外，從微組裝可靠性設(shè)計(jì)分析的需要，單獨(dú)考慮微組裝互連對(duì)失效率的貢獻(xiàn)，便于設(shè)計(jì)分析和問(wèn)題的剝離，則，微組裝產(chǎn)品失效率λ∑是內(nèi)裝元器件失效率λi與微組裝失效率λj之和。

2）耗損失效階段的可靠壽命模型

對(duì)于產(chǎn)品在耗損失效階段的可靠性建模，用失效物理和可靠性統(tǒng)計(jì)的方法，建立基于多機(jī)理或多模式競(jìng)爭(zhēng)失效的產(chǎn)品壽命模型，并考慮多機(jī)理相互獨(dú)立或相互關(guān)聯(lián)的退化過(guò)程。

在耗損失效階段，產(chǎn)品耗損壽命終了的原因是性能退化，產(chǎn)品性能退化的發(fā)生，往往伴隨著多個(gè)退化機(jī)理或多個(gè)退化通道（退化模式），多個(gè)機(jī)理可以發(fā)生在某個(gè)互連點(diǎn)上，如元器件焊點(diǎn)，亦可以發(fā)生在電路中不同的元器件上，產(chǎn)品最終失效是不同退化機(jī)理之間或不同退化模式之間的競(jìng)爭(zhēng)結(jié)果，三個(gè)退化機(jī)理競(jìng)爭(zhēng)失效示意圖如圖7所示，產(chǎn)品退化壽命決定于退化參量中最早達(dá)到失效閾值的退化機(jī)理，如果考慮每個(gè)退化機(jī)理的失效概率分布問(wèn)題，產(chǎn)品退化壽命決定于壽命時(shí)間內(nèi)累積失效概率（T

圖7 三個(gè)退化機(jī)理競(jìng)爭(zhēng)失效示意圖

圖8 三個(gè)競(jìng)爭(zhēng)失效機(jī)理的失效概率分布

（1）多個(gè)退化機(jī)理的相關(guān)性分析

產(chǎn)品中多個(gè)退化機(jī)理或退化模式之間的相關(guān)性與相互影響，決定了產(chǎn)品可靠壽命的評(píng)估結(jié)果，這種關(guān)聯(lián)性是由產(chǎn)品電路和結(jié)構(gòu)設(shè)計(jì)特性、產(chǎn)品不同部位同類工藝和材料、高密度組裝多應(yīng)力耦合因素以及退化物理過(guò)程的相互影響所引起的。采用協(xié)方差、相關(guān)系數(shù)分析方法，可以確定多個(gè)退化機(jī)理或退化模式間是否相關(guān)，以及相關(guān)的程度。若多個(gè)退化機(jī)理或退化模式不相關(guān)，則產(chǎn)品的可靠度由串聯(lián)系統(tǒng)決定;若多個(gè)退化機(jī)理或退化模式相關(guān)，則產(chǎn)品可靠度由相關(guān)機(jī)理的多維聯(lián)合概率密度計(jì)算獲得，其分析的難點(diǎn)在于如何利用失效物理方法或試驗(yàn)統(tǒng)計(jì)方法，建立各相關(guān)退化機(jī)理的退化參量概率密度函數(shù)。

① 導(dǎo)致多機(jī)理相互關(guān)聯(lián)的因素

微組裝產(chǎn)品退化過(guò)程中，多個(gè)退化機(jī)理或退化模式之間，在退化進(jìn)程中往往存在某種聯(lián)系，確定退化機(jī)理之間的相關(guān)性和導(dǎo)致這種相關(guān)性的因素，目的是準(zhǔn)確評(píng)估產(chǎn)品的可靠性，有針對(duì)性地優(yōu)化設(shè)計(jì)產(chǎn)品。

影響產(chǎn)品多個(gè)退化機(jī)理相互關(guān)聯(lián)的因素，包括電路設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、工藝設(shè)計(jì)和使用環(huán)境應(yīng)力等因素，其核心是退化過(guò)程帶來(lái)的應(yīng)力變化和性能參數(shù)的相互影響。大量的失效分析案例和退化機(jī)理分析表明，這些退化機(jī)理之間的相關(guān)性，是一種典型的從屬退化關(guān)系。

從屬退化，是指產(chǎn)品中由于某個(gè)元器件退化而引發(fā)其他元器件的加速退化或減速退化，或者由產(chǎn)品中互連焊點(diǎn)的某種退化機(jī)理引發(fā)另一種退化機(jī)理加速或減速退化。在從屬退化因素的作用下，多個(gè)元器件或互連焊點(diǎn)的退化機(jī)理不再相互獨(dú)立。比如，功能模塊中，電路上某個(gè)器件性能退化，引起電路中另一個(gè)器件性能加速退化，它們之間存在因果關(guān)系的從屬關(guān)系。

② 基于協(xié)方差的相關(guān)性分析

協(xié)方差分析是建立在方差分析和回歸分析基礎(chǔ)上的一種統(tǒng)計(jì)分析方法，用于衡量?jī)蓚€(gè)隨機(jī)變量的總體誤差。期望值分別為E（X）與E（Y）的兩個(gè)隨機(jī)變量X與Y的協(xié)方差Cov（X，Y）定義為：

Cov（X，Y）=E{［X-E（X）］［Y-E（Y）］}

通過(guò)退化參量之間的協(xié)方差統(tǒng)計(jì)分析，可以確定多個(gè)退化機(jī)理或退化模式是否相關(guān)，以及相關(guān)性的強(qiáng)弱。無(wú)論是共因退化機(jī)理還是從屬退化機(jī)理，都可以在協(xié)方差中得到體現(xiàn)。

③ 基于相關(guān)系數(shù)的相關(guān)程度分析

相關(guān)系數(shù)是用于反映隨機(jī)變量之間相關(guān)性密切程度的統(tǒng)計(jì)指標(biāo)，用于度量多個(gè)退化參量的相關(guān)程度，以及它們之間是正相關(guān)還是負(fù)相關(guān)，可以用相關(guān)系數(shù)來(lái)描述。通過(guò)相關(guān)系數(shù)分析，可以進(jìn)一步明確產(chǎn)品退化機(jī)理之間的相互影響和作用效果，確定產(chǎn)品退化的本質(zhì)因素。

（2）多個(gè)退化機(jī)理相互獨(dú)立的可靠壽命模型

產(chǎn)品在規(guī)定應(yīng)力下，所有退化參量x1（t），x2（t），…，xn（t）之間均相對(duì)獨(dú)立，相應(yīng)的退化機(jī)理亦相互獨(dú)立。

這時(shí)，產(chǎn)品的可靠性模型可以等效為多個(gè)退化參量組成的串聯(lián)系統(tǒng)，而產(chǎn)品的退化壽命是多個(gè)機(jī)理競(jìng)爭(zhēng)的結(jié)果，以最早達(dá)到失效閾值的“短板機(jī)理”來(lái)表征產(chǎn)品的耗損壽命。

（3）多個(gè)退化機(jī)理相互關(guān)聯(lián)的可靠壽命模型。

產(chǎn)品在規(guī)定應(yīng)力下，協(xié)方差元素所代表的退化參量之間存在關(guān)聯(lián)，退化機(jī)理亦相互關(guān)聯(lián);若協(xié)方差矩陣的非對(duì)角線所有元素均不為0，則表示所有退化參量均存在關(guān)聯(lián)，退化機(jī)理亦關(guān)聯(lián)。

這時(shí)，產(chǎn)品的可靠性模型不能完全等效為多個(gè)退化參量組成的串聯(lián)系統(tǒng)，但產(chǎn)品的退化壽命仍是多個(gè)退化機(jī)理競(jìng)爭(zhēng)的結(jié)果，以最早達(dá)到失效閾值的“短板機(jī)理”來(lái)表征產(chǎn)品的耗損壽命，產(chǎn)品此時(shí)的可靠度評(píng)估，需要通過(guò)建立多維隨機(jī)變量的聯(lián)合概率密度函數(shù)來(lái)獲得。

（4）多機(jī)理可靠壽命評(píng)估的難點(diǎn)問(wèn)題

第一個(gè)問(wèn)題是多個(gè)退化機(jī)理相互關(guān)聯(lián)的可靠性建模。上述介紹已經(jīng)知道，對(duì)于多個(gè)退化機(jī)理，當(dāng)多個(gè)退化參量不相關(guān)時(shí)，產(chǎn)品可靠性建模采用串聯(lián)模型;當(dāng)多個(gè)退化機(jī)理相關(guān)時(shí)，如果相關(guān)性和退化參量的協(xié)方差可獲得，產(chǎn)品可靠性建模可以通過(guò)數(shù)理統(tǒng)計(jì)的協(xié)方差矩陣，得到產(chǎn)品的聯(lián)合概率密度分布函數(shù)［插圖］，難點(diǎn)是要解決每個(gè)單一退化參量的概率密度分布函數(shù)［插圖］;多個(gè)退化機(jī)理相關(guān)，但其相關(guān)性和相關(guān)程度未知，已知每個(gè)單退化量的邊緣密度分布時(shí)，產(chǎn)品可靠性建模可以采用Copula函數(shù)融合多退化量的邊緣密度分布［68］，得到產(chǎn)品的聯(lián)合概率密度分布函數(shù)，同樣，難點(diǎn)是要建立每個(gè)單一退化參量的概率密度分布函數(shù)，并要考慮非線性退化帶來(lái)的影響。

通過(guò)串聯(lián)可靠度模型計(jì)算結(jié)果，以及多退化參量的聯(lián)合概率密度函數(shù)仿真結(jié)果表明，當(dāng)忽略退化參量間的相關(guān)性時(shí)，得到的可靠度評(píng)估結(jié)果將比考慮相關(guān)性時(shí)得到的結(jié)果要小，或者說(shuō)，假設(shè)退化參量具有獨(dú)立性，將會(huì)低估產(chǎn)品的可靠性。因此，如果多機(jī)理可靠性評(píng)估的目的是支撐產(chǎn)品的可靠性設(shè)計(jì)，采用串聯(lián)模型處理，不考慮多個(gè)退化參量之間的相關(guān)性，將得到一個(gè)比考慮相關(guān)性時(shí)更保守的可靠性設(shè)計(jì)方案，在產(chǎn)品可靠性設(shè)計(jì)時(shí)，亦可以按單機(jī)理退化控制來(lái)設(shè)計(jì)，其代價(jià)可能是犧牲一定的幾何空間、產(chǎn)品重量和成本。

第二個(gè)問(wèn)題是多應(yīng)力耦合的識(shí)別和提取。建立主要單一退化參量概率密度函數(shù)，是多機(jī)理微組裝產(chǎn)品可靠性建模的核心基礎(chǔ)，由于產(chǎn)品是通過(guò)微組裝技術(shù)實(shí)現(xiàn)其高密度集成的，當(dāng)產(chǎn)品在復(fù)雜環(huán)境下工作時(shí)，各元器件之間、微組裝互連之間存在明顯的多應(yīng)力耦合，使各退化機(jī)理應(yīng)力水平發(fā)生變化，如何有效識(shí)別退化部位微觀區(qū)域的多應(yīng)力耦合機(jī)制，量化提取耦合應(yīng)力，對(duì)基于加速應(yīng)力試驗(yàn)的模型的建立和耗損壽命外推至關(guān)重要，也是難點(diǎn)。

責(zé)任編輯：gt