欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

探究關(guān)于FPGA的DDS設(shè)計(jì)方案

FPGA之家 ? 來源:博客園 ? 作者:郝旭帥 ? 2021-06-10 17:54 ? 次閱讀

基于FPGA的DDS設(shè)計(jì)方案1 DDS技術(shù)簡(jiǎn)介隨著電子技術(shù)的不斷發(fā)展,傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足人們對(duì)于頻率轉(zhuǎn)換速度、頻率分辨率等方面的追求,直接數(shù)字頻率合成技術(shù)應(yīng)運(yùn)而生。

直接數(shù)字頻率合成技術(shù)(DDS) 是把一系列數(shù)據(jù)量形式的信號(hào)通過D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號(hào)合成技術(shù)。DDS具有很多優(yōu)點(diǎn),比如:頻率轉(zhuǎn)換快、頻率分辨率高、相位連續(xù)、低功耗、低成本與控制方便。

DDS技術(shù)滿足了人們對(duì)于速度穩(wěn)定性的需求,但是在一些控制較為復(fù)雜的系統(tǒng)中,DDS專用芯片不能很好的貼合要求。利用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)DDS具有很大的靈活性,基本能滿足現(xiàn)在通信系統(tǒng)的使用要求。

2 DDS結(jié)構(gòu)原理2.1 基本結(jié)構(gòu) DDS基本結(jié)構(gòu)框圖主要由參考頻率源、相位累加器、ROM查找表、DAC轉(zhuǎn)換器、低通濾波器等構(gòu)成。

相位累加器以一定的步長(zhǎng)做累加, 而波形函數(shù)存儲(chǔ)在ROM查找表中, 將相位累加器輸出的相位值作為地址,尋找存儲(chǔ)在ROM查找表中的波形函數(shù)的幅度值,從而完成相位到幅值的轉(zhuǎn)換。其中,參考頻率源一般是一個(gè)晶體振蕩器,要求具有高穩(wěn)定性,用于DDS中各部件之間的同步。

2.2 基本原理

cea46aee-c9c7-11eb-9e57-12bb97331649.png

DDS Core結(jié)構(gòu)圖

上圖為DDS Core結(jié)構(gòu)圖,?θ是相位增量(對(duì)應(yīng)圖1中的頻率控制字K),B?θ 為相位累加器的位數(shù),clk是參考時(shí)鐘(對(duì)應(yīng)圖1中的參考頻率源),A1、D1構(gòu)成積分器(相位累加器),θ(n)是相位累加器輸出的相位,Q1為量化器,用于將相位累加器位數(shù)與查找表地址之間的匹配,?(n)為查找表輸入地址,B?(n) 為查找表輸入地址位數(shù),T1為查找表。

下面介紹DDS設(shè)計(jì)過程中常用到的公式,主要是輸出頻率公式及其變形。

輸出頻率

相位增量

頻率分辨率

相位累加器位數(shù)

3 基于FPGA的 DDS實(shí)現(xiàn)For example:

設(shè)計(jì)一個(gè)參考時(shí)鐘為100MHz,頻率分辨率要求能夠達(dá)到0.03Hz,輸出sin信號(hào)頻率為5.00000005MHz、查找表地址12位;

理論分析:

已知頻率分辨率?f與參考時(shí)鐘f_clk,帶入相位累加器位數(shù)公式計(jì)算

B?θ = 31.634318

由于位數(shù)為整數(shù),取整數(shù)32,所以實(shí)際的頻率分辨率為

?f = 0.023283064365386962890625Hz

將其帶入相位增量公式計(jì)算,取整數(shù)

?θ = 21474836694.7483648≈21474836

相位累加器輸出32位,而查找表輸入地址為12位,取相位累加器高12位作為查找表輸入地址

3.1 利用RTL實(shí)現(xiàn)DDS使用matlab產(chǎn)生sin?(θ)數(shù)據(jù),θ?[0,π],點(diǎn)數(shù)為2^12=4096,并保存在FPGA的memory中。

wid = 12;

len = 2^wid;

amp = 10000;

t=0:2*pi/len:2*pi - 2*pi/len;

y = round(sin(t)*amp);

plot(y);

相位累加器就是一個(gè)積分器,很容易用FPGA實(shí)現(xiàn)。最終FPGA仿真結(jié)果如下,clk為參考時(shí)鐘,phase為相位累加器輸出,addr為查找表地址,cos_i、sin_q為信號(hào)輸出。

3.2 利用Xlinx DDS IP實(shí)現(xiàn)上述已經(jīng)對(duì)DDS理論進(jìn)行了詳細(xì)概述,利用Xlinx DDS IP實(shí)現(xiàn)上述例子相對(duì)容易的多,只需要填入對(duì)應(yīng)的參數(shù)信息

需要注意的是,輸入相位端口S_AXIS_PHASE與輸出信號(hào)端口M_AXIS_DATA的格式,通過設(shè)計(jì)界面的Information查看,CHAN_0_POFF為初始相位,沒有特殊要求一般設(shè)置為0,CHAN_0_PINC為相位增量?θ。

4 DDS用途DDS用途非常廣泛,后續(xù)會(huì)利用Xlinx DDS IP設(shè)計(jì)一些有趣的信號(hào),例如線性調(diào)頻信號(hào)、非重復(fù)掃描系統(tǒng)等。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21803

    瀏覽量

    606451
  • DDS
    DDS
    +關(guān)注

    關(guān)注

    21

    文章

    636

    瀏覽量

    152977
  • 累加器
    +關(guān)注

    關(guān)注

    0

    文章

    50

    瀏覽量

    9502
  • xlinx
    +關(guān)注

    關(guān)注

    0

    文章

    5

    瀏覽量

    4516

原文標(biāo)題:基于FPGA的DDS設(shè)計(jì)方案

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA加上DAC902做DDS時(shí)候,出現(xiàn)DAC902的時(shí)鐘串?dāng)_進(jìn)我輸出的波形中的問題怎么解決?

    我用FPGA加上DAC902做DDS時(shí)候,,經(jīng)常出現(xiàn)DAC902的時(shí)鐘串?dāng)_進(jìn)我輸出的波形中的問題。我DAC902的時(shí)鐘給的100M,我對(duì)DDS的輸出波形進(jìn)行FFT后,一直都可以看到100M的諧波分量,導(dǎo)致我輸出波形抖動(dòng)。。。求
    發(fā)表于 01-22 06:39

    DDS通信中間件——DCPS規(guī)范(下)

    DDS通信中間件——DCPS規(guī)范(下)本期還是DCPS規(guī)范,填上期沒有聊完的QoS的坑。本系列文章將包括以下內(nèi)容陸續(xù)更新:1.DDS規(guī)范概述2.DCPS規(guī)范解讀3.DDS-XTypes與IDL解讀
    的頭像 發(fā)表于 11-27 11:47 ?375次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規(guī)范(下)

    LM4890采用差分設(shè)計(jì)方案,為什么沒有聲音?怎么解決?

    1、LM4890采用差分設(shè)計(jì)方案(如下圖),為什么沒有聲音?怎么解決? 2、采用差分方案設(shè)計(jì)的功放能用非差分輸出或普通音頻輸出?
    發(fā)表于 11-05 06:33

    Xilinx DDS IP核的使用和參數(shù)配置

    用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來說很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒有直接使用官方提供的IP核來的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP。
    的頭像 發(fā)表于 10-25 16:54 ?1422次閱讀
    Xilinx <b class='flag-5'>DDS</b> IP核的使用和參數(shù)配置

    DDS通信中間件——DCPS規(guī)范(上)

    DDS通信中間件——DCPS規(guī)范(上)本篇文章繼續(xù)和大家分享一下對(duì)DDS這套規(guī)范的理解。預(yù)期本系列文章將包括以下內(nèi)容陸續(xù)更新:1.DDS規(guī)范概述2.DCPS規(guī)范解讀3.DDS-XTyp
    的頭像 發(fā)表于 09-26 08:08 ?737次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規(guī)范(上)

    車載通信與DDS標(biāo)準(zhǔn)解讀系列(5):DDS-Security

    本文將從DDS系統(tǒng)安全風(fēng)險(xiǎn)分析切入,對(duì)系統(tǒng)的實(shí)現(xiàn)的認(rèn)證、訪問控制、加密環(huán)節(jié)等安全機(jī)制做介紹。
    的頭像 發(fā)表于 07-19 10:55 ?4093次閱讀
    車載通信與<b class='flag-5'>DDS</b>標(biāo)準(zhǔn)解讀系列(5):<b class='flag-5'>DDS</b>-Security

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)是一個(gè)綜合性的項(xiàng)目,它結(jié)合了硬件電路設(shè)計(jì)、FPGA編程以及圖像處理技術(shù)。以下是一個(gè)詳細(xì)的系統(tǒng)設(shè)計(jì)方案,包括設(shè)計(jì)概述、硬件架構(gòu)、FPGA編程要點(diǎn)以及部
    的頭像 發(fā)表于 07-17 11:24 ?1415次閱讀

    電磁頻譜管理系統(tǒng)設(shè)計(jì)方案

    智慧華盛恒輝電磁頻譜管理系統(tǒng)設(shè)計(jì)方案是一個(gè)綜合性的項(xiàng)目,旨在有效地管理和利用電磁頻譜資源,確保各種無線通信服務(wù)的順暢進(jìn)行,并避免頻譜資源的沖突和浪費(fèi)。以下是一個(gè)基于當(dāng)前技術(shù)和應(yīng)用需求的電磁頻譜管理
    的頭像 發(fā)表于 07-15 16:40 ?544次閱讀

    UPS系統(tǒng)設(shè)計(jì)方案解讀

    UPS的應(yīng)用場(chǎng)景日趨多樣化,每個(gè)場(chǎng)景都有其獨(dú)特的需求,對(duì)應(yīng)不同的方案。UPS系統(tǒng)方案指南繼續(xù)上新,本文將聚焦UPS設(shè)計(jì)方案展開講述。
    的頭像 發(fā)表于 06-26 10:06 ?939次閱讀
    UPS系統(tǒng)<b class='flag-5'>設(shè)計(jì)方案</b>解讀

    基于FPGA的SPI Flash控制器的設(shè)計(jì)方案

    Flash控制器的設(shè)計(jì)方案,并用VHDL實(shí)現(xiàn)。編寫的SPI Flash控制器IP核在Modelsim 6.5g上進(jìn)行了功能仿真,在FPGA開發(fā)板上進(jìn)行了測(cè)試驗(yàn)證,可作為功能模塊應(yīng)用于SOC芯片
    發(fā)表于 06-03 10:13

    時(shí)間同步對(duì)DDS實(shí)時(shí)性能的影響#DDS #TSN #時(shí)間敏感網(wǎng)絡(luò)

    網(wǎng)絡(luò)DDS
    北匯信息POLELINK
    發(fā)布于 :2024年05月30日 10:38:03

    DDS重要特性之--以數(shù)據(jù)為中心#DDS

    數(shù)據(jù)中心DDS
    北匯信息POLELINK
    發(fā)布于 :2024年05月20日 18:18:28

    TSN和DDS測(cè)試解決方案

    北匯信息提供的TSN/DDS測(cè)試系統(tǒng),測(cè)試工具鏈多樣化:提供Vector、TSN Systems、Spirent、臻融科技全套測(cè)試解決方案,滿足不同測(cè)試場(chǎng)景下的實(shí)際需求。
    的頭像 發(fā)表于 05-10 09:29 ?707次閱讀
    TSN和<b class='flag-5'>DDS</b>測(cè)試解決<b class='flag-5'>方案</b>

    基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)方案

    FPGA元器件在高速并行處理和數(shù)據(jù)傳輸中有獨(dú)特優(yōu)勢(shì),FPGA正在前端信號(hào)處理中越來越多地代替ASIC和DSP。我們需要的就是這種設(shè)計(jì)周期短,功能密度高,重組時(shí)間短的元器件。
    發(fā)表于 04-28 17:43 ?3986次閱讀
    基于<b class='flag-5'>FPGA</b>的FIR數(shù)字濾波器<b class='flag-5'>設(shè)計(jì)方案</b>

    基于FPGADDS正弦信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)

    電子發(fā)燒友網(wǎng)站提供《基于FPGADDS正弦信號(hào)發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn).pdf》資料免費(fèi)下載
    發(fā)表于 03-24 09:34 ?8次下載