HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面
Q1
HLS導(dǎo)出的.xo文件如何導(dǎo)入到Vitis里面？需要把.xo文件解壓，然后把文件夾導(dǎo)入到Vitis Kernel/src文件夾下嗎？
這下圖中，將xo文件作為源文件import時(shí)，xo文件顯示為灰色，添加不了
A1
只需要把xo文件作為源文件加入Vitis工程即可（Link時(shí)會直接使用）
最后一個(gè)窗口選中xo文件的所在目錄，點(diǎn)窗口右上角“Open”，然后就能在目錄中選擇要加的源文件（包括xo文件）如下圖：
總結(jié)：不需要進(jìn)到最后一層，添加的是.xo文件的上層文件夾。把這個(gè)文件夾添加進(jìn)去之后再勾選.xo文件
責(zé)任編輯：haq
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
文件
+關(guān)注
關(guān)注
1文章
570瀏覽量
24812 -
HLS
+關(guān)注
關(guān)注
1文章
130瀏覽量
24198 -
Vitis
+關(guān)注
關(guān)注
0文章
147瀏覽量
7494
原文標(biāo)題：本周一問 | Vitis HLS 如何添加HLS導(dǎo)出的.xo文件？
文章出處：【微信號：gh_2d1c7e2d540e，微信公眾號：XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
請問使用AFE4400SPO2EVM測試完之后，GUI里面的數(shù)據(jù)如何作為原始數(shù)據(jù)導(dǎo)入到python操作界面里呢？
請問使用AFE4400SPO2EVM測試完之后，GUI里面的數(shù)據(jù)如何作為原始數(shù)據(jù)導(dǎo)入到python操作界面里呢？
發(fā)表于 01-03 07:38
AMC1305L25怎么樣才可以把這個(gè)芯片的模型數(shù)據(jù)什么的導(dǎo)入到TINA或者是MULTISM里面進(jìn)行仿真啊？
在下想做一個(gè)AMC1305L25這個(gè)芯片的仿真，請問怎么樣才可以把這個(gè)芯片的模型數(shù)據(jù)什么的導(dǎo)入到TINA或者是MULTISM里面進(jìn)行仿真??！求助各位
發(fā)表于 12-20 07:07
請問怎么將purepath studio(Home audio) mini DSP GDE代碼怎么導(dǎo)入到tas5754？
我用的評估板是tas5754，請問怎么將 purepath studio(Home audio) mini DSP GDE代碼怎么導(dǎo)入到評估板？
發(fā)表于 10-23 07:37
立創(chuàng)商城導(dǎo)出來的CAE和PCB封裝用PADS導(dǎo)入遇到的問題
能導(dǎo)入的低版本DXP格式
如果采用第一種方法導(dǎo)入，就出現(xiàn)了分配CAE封裝的時(shí)候，管腳不能自動(dòng)識別的問題，請問這個(gè)問題有解嗎？只不過不想自己畫CAE封裝而已，在pads里面，想直接導(dǎo)入立
發(fā)表于 09-21 17:17
altium怎么把原理圖導(dǎo)入pcb
在Altium Designer中，將原理圖導(dǎo)入到PCB設(shè)計(jì)是一個(gè)關(guān)鍵的步驟，它確保了電路設(shè)計(jì)的準(zhǔn)確性和可制造性。這個(gè)過程涉及到多個(gè)階段，包括原理圖的創(chuàng)建、編譯、檢查以及最終的導(dǎo)入到PCB。 1.
NE5534導(dǎo)入到Pspice只有七個(gè)腳，且按照生成的.lib文件對應(yīng)的管腳連接的電路仿真出錯(cuò)怎么解決？
NE5534導(dǎo)入到Pspice只有七個(gè)腳 且按照生成的.lib文件對應(yīng)的管腳連接的電路仿真出錯(cuò) 求解NE5534的準(zhǔn)確pspice模型
發(fā)表于 08-15 08:10
siwave仿真導(dǎo)入edb文件錯(cuò)誤的問題
我用AD21把pcb轉(zhuǎn)成edb格式文件導(dǎo)入到siwave里，發(fā)現(xiàn)原本在底層的無源器件除了磁珠全部超到頂層了，并且所有底層器件的焊盤都變到頂層去了，求大神幫忙給個(gè)解決的辦法
發(fā)表于 05-24 14:27
在Windows 10上創(chuàng)建并運(yùn)行AMD Vitis?視覺庫示例
本篇文章將演示創(chuàng)建一個(gè)使用 AMD Vitis? 視覺庫的 Vitis HLS 組件的全過程。此處使用的是 Vitis Unified IDE。如果您使用的是舊版 AMD
IAR建的工程文件如何導(dǎo)入到Keil UVision5中？
如果是IAR建的工程文件，現(xiàn)在要導(dǎo)入到Ｋeil UVision5中，要如何操作？
發(fā)表于 05-06 08:15
python解析netflow數(shù)據(jù)到csv的流程詳解
本文主要講解了linux下通過tcpdump抓取netflow數(shù)據(jù)包，并將其導(dǎo)入到wireshark進(jìn)行解析，然后通過wireshark導(dǎo)出數(shù)據(jù)為json文件，再通過python腳本將其解析為csv
dxf導(dǎo)入到AD16尺寸偏差問題
將dxf文件導(dǎo)入到PCB中，尺寸發(fā)生偏差。比如圖中這個(gè)尺寸在dxf中是9mm，導(dǎo)入到PCB中變成了8.79mm，這是什么原因呢？
發(fā)表于 04-10 16:17
Vitis2023.2使用之—— updata to Vitis Unified IDE
Workspace To Unified IDE
選擇導(dǎo)出的路徑文件位置
這時(shí)候就會在所選路徑下生成遷移腳本migrate.py，然后打開 VivadoTcl Shell ，cd到腳本文件
發(fā)表于 03-24 17:14
TARGET3001!用法篇-如何將Altium文件導(dǎo)入到TARGET中
/Protel)...
這里點(diǎn)擊從Altium導(dǎo)出的原理圖，打開即可。
然后就可以看到Altium原理圖文件成功導(dǎo)入到TARGET 3001!中，基本實(shí)現(xiàn)無差別導(dǎo)入。
③其次是
發(fā)表于 02-21 10:11
TARGET3001!用法篇-如何將Altium文件導(dǎo)入到TARGET中
的，如果可以把以前用AD做的文件直接導(dǎo)入到這款軟件中使用，這確實(shí)能給我們也帶來很多方便。通過了解部分資料，我大概講一下如何將Altium文件導(dǎo)入到TARGET 3001!中，所以真正使
工商網(wǎng)監(jiān)
評論