欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Zynq-7000 SoC 啟動鏡像布局

算法與數(shù)據(jù)結構 ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx ? 2021-08-27 14:11 ? 次閱讀

為處理海量數(shù)據(jù)、復雜算法、超低延時的應用提供數(shù)字化加速驅動力是賽靈思一直的目標,為此,賽靈思研發(fā) Bootgen 工具支持將二進制文件縫合在一起并生成器件啟動鏡像。定義了多個屬性和參數(shù)作為創(chuàng)建啟動鏡像時的輸入

Zynq-7000 SoC 啟動鏡像布局

Zynq-7000 SoC 上的 bootROM 作為應用處理器單元 (APU) 中運行的首個軟件,可在安全環(huán)境內(nèi)以加密 FSBL 來執(zhí)行。受支持的啟動模式包括:

? JTAG 模式主要用于開發(fā)和調試

? NAND、并行 NOR、串行 NOR (QSPI) 和安全數(shù)字 (SD) 閃存用于啟動器件。

啟動頭文件

Versal ACAP 啟動鏡像格式

Versal ACAP 中的平臺管理控制器 (PMC) 負責 Versal ACAP 的平臺管理。由 2 個 PMC MicroBlaze 處理器、ROM 代碼單元 (RCU) 和平臺處理單元 (PPU) 所處理的啟動鏡像格式:

? RCU:ROM 代碼單元包含三重冗余 MicroBlaze 處理器和只讀存儲器 (ROM),其中包含可執(zhí)行 bootROM

? PPU:平臺處理單元包含三重冗余 MicroBlaze 處理器和 384 KB 的專用 PPU RAM

Versal ACAP 啟動鏡像模塊框圖

創(chuàng)建啟動鏡像

Bootgen 定義了多個屬性用于生成啟動鏡像,并根據(jù)文件中傳遞的內(nèi)容來解釋和生成啟動鏡像。由于有多條命令和多個屬性可用,Bootgen 定義了啟動鏡像格式 (BIF) 來包含這些輸入。BIF 包含:

? 配置屬性,用于創(chuàng)建安全/非安全啟動鏡像

? 啟動加載程序,適用于 Zynq 器件和 Zynq UltraScale+ MPSoC 的第一階段啟動加載程序 (FSBL);適用于 Versal ACAP 的 Platform Loader and Manager (PLM)

? 一個或多個分區(qū)鏡像

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 控制器
    +關注

    關注

    112

    文章

    16461

    瀏覽量

    179559
  • 賽靈思
    +關注

    關注

    32

    文章

    1794

    瀏覽量

    131531
  • 鏡像
    +關注

    關注

    0

    文章

    170

    瀏覽量

    10806

原文標題:用戶指南 | Bootgen:生成啟動鏡像

文章出處:【微信號:TheAlgorithm,微信公眾號:算法與數(shù)據(jù)結構】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南

    電子發(fā)燒友網(wǎng)站提供《基于Xilinx ZYNQ7000 FPGA嵌入式開發(fā)實戰(zhàn)指南.pdf》資料免費下載
    發(fā)表于 12-10 15:31 ?2次下載

    dac3174與xilinx zynq7000系列連接,fpga的案例參考代碼有沒有?

    dac3174與xilinx zynq7000系列連接,fpga的案例參考代碼有沒有? tsw1400_lvds_dac_sample_wise_restored的代碼寫的實在太難度了,一句注釋都沒有
    發(fā)表于 11-25 06:04

    當ADC3663的LVDS輸出給到ZYNQ-7000的LVDS接收這兩者之間可以直連嗎?

    ADC3663的LVDS差分輸出與xilinx的ZYNQ-7000的LVDS輸入的電平匹配問題 ADC3663的供電是1.8V,ADC3663的LVDS輸出給到ZYNQ-7000的BANK12
    發(fā)表于 11-14 07:43

    正點原子fpga開發(fā)板不同型號

    ZYNQ-7000系列 ZYNQ-7000系列是正點原子的入門級FPGA開發(fā)板,適合初學者和教育用途。這些開發(fā)板搭載了Xilinx的Zynq-7000系列SoC芯片,集成了ARM C
    的頭像 發(fā)表于 11-13 09:30 ?1284次閱讀

    Xilinx ZYNQ 7000系列SoC的功能特性

    本文介紹下Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購器件。
    的頭像 發(fā)表于 10-24 15:04 ?1329次閱讀
    Xilinx <b class='flag-5'>ZYNQ</b> <b class='flag-5'>7000</b>系列<b class='flag-5'>SoC</b>的功能特性

    zynq7000 BSP無法在u-boot加載運行怎么解決?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運行thread-zynq7000.elf 4、采用u-boot tftp下載到板子th
    發(fā)表于 09-27 09:26

    正點原子ZYNQ7015開發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強悍,資料豐富!

    本帖最后由 jf_85110202 于 2024-9-14 10:33 編輯 正點原子ZYNQ7015開發(fā)板!ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2,性能強悍,資料豐富
    發(fā)表于 09-14 10:12

    zynq7000 BSP無法在u-boot加載運行,為什么?

    1、硬件配置zynq7000 zedboard 2、下載git,回退到支持zynq7000 的bsp包 3、采用xilinx sdk工具可以運行thread-zynq7000.elf 4、采用u-boot tftp下載到板子th
    發(fā)表于 09-13 07:06

    [XILINX] 正點原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2!

    正點原子FPGA新品ZYNQ7035/7045/7100開發(fā)板,ZYNQ 7000系列、雙核ARM、PCIe2.0、SFPX2! 正點原子Z100 ZYNQ開發(fā)板,搭載Xilinx
    發(fā)表于 09-02 17:18

    SoC布局中各種IC簡介

    SoC布局SoC布局指將設計好的功能模塊合理地安排在芯片上,規(guī)劃好它們的位置。在進行布局時,需要考慮諸多因素,如各模塊之間的信號傳輸效率、
    的頭像 發(fā)表于 07-17 08:28 ?444次閱讀
    <b class='flag-5'>SoC</b><b class='flag-5'>布局</b>中各種IC簡介

    簡談Xilinx Zynq-7000嵌入式系統(tǒng)設計與實現(xiàn)

    、觸發(fā)器和互聯(lián)資源,實現(xiàn)一個處理器的功能,這就是軟核處理器,對于軟核處理器,他通過HDL語言或者網(wǎng)表進行描述 ,通過通過綜合后才能被使用。 3、ZYNQ-7000 SoC功能與結構
    發(fā)表于 05-08 16:23

    Xilinx ZYNQ 動手實操演練

    邏輯部分基于賽靈思28nm7系列FPGA,因此該系列產(chǎn)品的名稱中添加了“7000”,以保持與7系列FPGA的一致性,同時也方便日后本系列新產(chǎn)品的命名。 除了芯片外,賽靈思Zynq-7000系列還構成
    發(fā)表于 05-03 19:28

    Zynq-7000為何不是FPGA?

    Zynq-7000可擴展處理平臺是采用賽靈思新一代FPGA(Artix-7與Kintex-7FPGA)所采用的同一28nm可編程技術的最新產(chǎn)品系列。
    發(fā)表于 04-26 11:30 ?1378次閱讀
    <b class='flag-5'>Zynq-7000</b>為何不是FPGA?

    簡談Xilinx Zynq-7000嵌入式系統(tǒng)設計與實現(xiàn)

    進行描述 ,通過通過綜合后才能被使用。 3、ZYNQ-7000 SoC功能與結構 在該全可編程SoC中,雙核ARM-Cortex-A9多核CPU是PS的心臟,它包含片上存儲器、外部存儲器接口
    發(fā)表于 04-10 16:00

    請問FX3的UART口和Xilinx ZYNQ7000的PS端的UART進行硬件連接需要TTL電平轉換嗎?

    想讓FX3的UART口和Xilinx ZYNQ7000的PS(Processor system)端的內(nèi)置UART相互通信,兩個芯片使用的是同一個電源(同在一塊板子上或分別在兩塊相互連接的板子上),請教一下它們之間的硬件連接需要TTL電平轉換(使用2塊MAX3232ESE芯片,如下圖所示)么?謝謝
    發(fā)表于 02-28 08:32