欧美性猛交xxxx免费看_牛牛在线视频国产免费_天堂草原电视剧在线观看免费_国产粉嫩高清在线观看_国产欧美日本亚洲精品一5区

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

由于時(shí)鐘域交匯處理不當(dāng)所導(dǎo)致罕見的比特翻轉(zhuǎn)

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 作者:賽靈思開發(fā)者 ? 2021-09-10 09:44 ? 次閱讀

本篇博文中的分析是根據(jù)真實(shí)客戶問題撰寫的,該客戶發(fā)現(xiàn)在現(xiàn)場出現(xiàn)罕見的比特翻轉(zhuǎn), 本篇博文旨在演示用于縮小根本原因范圍以及修復(fù)此問題的部分調(diào)試技巧。

最終發(fā)現(xiàn),此問題是由于時(shí)鐘域交匯 (CDC) 處理不當(dāng)所導(dǎo)致的,在 report_methodology 和 report_cdc 報(bào)告中高亮顯示了相關(guān)處理錯(cuò)誤。

這是使用方法論報(bào)告系列博文的第 4 部分。如需閱讀整個(gè)系列中的所有博文,請點(diǎn)擊如下標(biāo)題查看。

第1部分:時(shí)序以滿足,但硬件功能出現(xiàn)錯(cuò)誤

第2部分:方法違例對于QoR的影響

第3部分:時(shí)序已滿足,但硬件中存在 DDR4 校準(zhǔn)失敗

問題說明:

此客戶在現(xiàn)場部署了數(shù)萬個(gè)基于 Zynq-7000 系列的產(chǎn)品,這些產(chǎn)品都是使用 Vivado 2013.4 開發(fā)的,其最終客戶報(bào)告稱大量卡上出現(xiàn)數(shù)據(jù)包損壞,調(diào)查顯示在所有數(shù)據(jù)包損壞案例中,設(shè)計(jì)中的相同位置都發(fā)生了比特翻轉(zhuǎn)。

根本原因分析:

為了縮小范圍,我們首先要求客戶提供網(wǎng)表中這些寄存器的位置:

我們要求客戶提供 DCP 以便我們使用各項(xiàng)報(bào)告來審查設(shè)計(jì)。

雖然通常隨機(jī)問題是由電源問題所導(dǎo)致的,但我們同時(shí)還要求客戶提供操作期間的 VCCINT/VCCAUX/VCCIO 測量方法,以便測量電平和噪聲,如(賽靈思答復(fù)記錄 62181-點(diǎn)擊閱讀原文可查看)中的硬件調(diào)試最佳實(shí)踐中所述。

我們還要求其提供板級原理圖 (schematic) 以復(fù)查使用的去耦電容是否足夠。

很快我們就把電源問題排除在原因之外。

收到 DCP 后,我們首先使用最新版本的 Vivado 運(yùn)行

report_timing_summary、report_methodology、report_drc 和 report_cdc。

有多個(gè)問題馬上顯現(xiàn)了出來。

最重要的發(fā)現(xiàn)與可疑 FF 相關(guān),report_methodology LUTAR-1 檢查標(biāo)記出了這些可疑 FF:LUT 驅(qū)動(dòng)異步復(fù)位警告

FF 具有異步復(fù)位,由邏輯級數(shù)深度為 2 的路徑驅(qū)動(dòng):

其危險(xiǎn)性在于 LUT(紅色箭頭)可出現(xiàn)毛刺并觸發(fā)意外復(fù)位。

第二項(xiàng)最嚴(yán)重的發(fā)現(xiàn)與時(shí)鐘域交匯和約束有關(guān)。

Report_cdc 發(fā)現(xiàn)約有 40000 條路徑采用非推薦 CDC 架構(gòu):

不安全的時(shí)鐘域交匯可能導(dǎo)致翻轉(zhuǎn) FF 下游或上游出現(xiàn)問題,并且可能成為所觀測到的行為的真正根源。

就約束而言,report_methodology 的“TIMING-24:僅最大延遲數(shù)據(jù)路徑已被覆蓋”檢查發(fā)現(xiàn)多項(xiàng)嚴(yán)重違例。

在移除 set_clock_groups -asynchronous 約束并將其替換為 set_max_delay -datapath_only 和時(shí)鐘對的最小時(shí)鐘周期后,發(fā)現(xiàn)出現(xiàn)了非常嚴(yán)重的時(shí)序違例:-5.8ns,原因是異步時(shí)鐘之間的邏輯級數(shù)達(dá)到 11。

第二輪審查發(fā)現(xiàn)設(shè)計(jì)中幾乎所有復(fù)位上都存在偽路徑約束,這些約束是為了幫助達(dá)成時(shí)序收斂而添加的,根據(jù)經(jīng)驗(yàn),我們知道這是非常危險(xiǎn)的:如果狀態(tài)機(jī)的各個(gè)位在不同時(shí)間脫離復(fù)位,則可能進(jìn)入非法狀態(tài)、無法恢復(fù)并且導(dǎo)致設(shè)計(jì)運(yùn)行錯(cuò)誤。

即使復(fù)位為異步,取消復(fù)位仍需達(dá)成時(shí)序收斂,因此永遠(yuǎn)不能忽略復(fù)位上的時(shí)序收斂,您應(yīng)該盡可能明確自己實(shí)際是否需要復(fù)位,因?yàn)椴皇褂脧?fù)位可節(jié)省寶貴的布線資源,并且使 SR 管腳可用于控制置位的重映射,從而減小設(shè)計(jì)規(guī)模,因?yàn)檫壿嫼瘮?shù)可部分映射到這些 SR 管腳。

修復(fù)所報(bào)告的問題(LUT 驅(qū)動(dòng)異步復(fù)位、CDC、CDC 約束)并在現(xiàn)場部署一些新固件后,這些罕見的比特翻轉(zhuǎn)就沒有再出現(xiàn)。

結(jié)論:

Vivado 報(bào)告功能(方法論、CDC)的進(jìn)步使我們得以成功調(diào)試并解決罕見的比特翻轉(zhuǎn)問題。

無論何時(shí)遇到任何疑問,都應(yīng)該首先考慮使用最新版本的 Vivado 來重新審查設(shè)計(jì),最新版本的 Vivado 中包含 CDC 分析和最新的方法論檢查,這些都是進(jìn)行原始設(shè)計(jì)所沒有的。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    716

    瀏覽量

    65570
  • 硬件
    +關(guān)注

    關(guān)注

    11

    文章

    3403

    瀏覽量

    66498
  • Xinlix
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    8019

原文標(biāo)題:開發(fā)者分享 | 使用方法論報(bào)告4: 罕見的比特翻轉(zhuǎn)

文章出處:【微信號(hào):gh_2d1c7e2d540e,微信公眾號(hào):XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    把ADS850的數(shù)據(jù)接口和時(shí)鐘信號(hào)通過FPC線連接至FPGA,當(dāng)FPC線纜大于5cm,會(huì)導(dǎo)致丟位,錯(cuò)位現(xiàn)象,怎么處理?

    0000附近翻轉(zhuǎn)時(shí),會(huì)導(dǎo)致丟位,錯(cuò)位現(xiàn)象。采樣值為其他值時(shí),系統(tǒng)正常工作。線纜為5cm時(shí),系統(tǒng)采樣任何值都正常。 后添加SN74AHC541作為CMOS數(shù)據(jù)接口緩沖,但沒添加串聯(lián)限流電阻,發(fā)現(xiàn)無任何改善。 請問該問題根源是否在FPC線纜,有無解決辦法?謝謝!
    發(fā)表于 02-11 07:27

    ADS1271使用不當(dāng)會(huì)不會(huì)出現(xiàn)采樣率的主時(shí)鐘不是這個(gè)對應(yīng)關(guān)系的情況?

    ADS1271在MODE浮空的情況下采樣率Wie主時(shí)鐘的512分之一,即fs=fclk/512,如果使用不當(dāng),會(huì)不會(huì)出現(xiàn)采樣率的主時(shí)鐘不是這個(gè)對應(yīng)關(guān)系的情況,例如當(dāng)fclk=1024kHz時(shí),理論上fs=2K,但實(shí)際上fs=1
    發(fā)表于 12-20 08:24

    在不同時(shí)鐘下,多片ADS131E08如何實(shí)現(xiàn)不間斷的同步采集?

    如題,在不同時(shí)鐘下,多片ADS131E08如何實(shí)現(xiàn)不間斷的同步采集?
    發(fā)表于 12-05 08:10

    先進(jìn)封裝中的翻轉(zhuǎn)芯片技術(shù)概述

    引言 翻轉(zhuǎn)芯片技術(shù)已成為半導(dǎo)體行業(yè)中不可或缺的封裝方法,在性能、尺寸減小和功能增加方面具有優(yōu)勢。本文概述翻轉(zhuǎn)芯片技術(shù),包括晶圓凸塊制作工藝、組裝方法和進(jìn)展。 翻轉(zhuǎn)芯片技術(shù)簡介 翻轉(zhuǎn)芯片
    的頭像 發(fā)表于 11-27 10:58 ?629次閱讀
    先進(jìn)封裝中的<b class='flag-5'>翻轉(zhuǎn)</b>芯片技術(shù)概述

    一文解析跨時(shí)鐘傳輸

    一、單比特CDC傳輸1.1 慢到快 快時(shí)鐘相比慢時(shí)鐘采樣速度更快,也就是說從慢時(shí)鐘
    的頭像 發(fā)表于 11-16 11:55 ?745次閱讀
    一文解析跨<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>傳輸

    MCX射頻頭使用不當(dāng)會(huì)出現(xiàn)什么情況

    連接過程中沒有正確對準(zhǔn)插座或插入深度不足,可能導(dǎo)致連接不穩(wěn),信號(hào)傳輸質(zhì)量下降,甚至出現(xiàn)信號(hào)中斷的情況。  損壞連接器:頻繁插拔或不當(dāng)操作可能導(dǎo)致MCX射頻頭或插座
    的頭像 發(fā)表于 09-27 09:05 ?352次閱讀
    MCX射頻頭使用<b class='flag-5'>不當(dāng)</b>會(huì)出現(xiàn)什么情況

    如何處理時(shí)鐘電路的常見故障

    處理時(shí)鐘電路的常見故障是一個(gè)涉及多個(gè)步驟和細(xì)節(jié)的過程,需要仔細(xì)分析和逐步排查。時(shí)鐘電路在電子設(shè)備中扮演著至關(guān)重要的角色,負(fù)責(zé)提供穩(wěn)定的時(shí)鐘信號(hào),以確保設(shè)備內(nèi)部各組件能夠協(xié)調(diào)運(yùn)行。
    的頭像 發(fā)表于 09-09 16:49 ?1311次閱讀

    FPGA異步信號(hào)處理方法

    FPGA(現(xiàn)場可編程門陣列)在處理異步信號(hào)時(shí),需要特別關(guān)注信號(hào)的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號(hào)可能來自不同的時(shí)鐘或外部設(shè)備,其到達(dá)時(shí)間和頻率可能不受FPGA內(nèi)部
    的頭像 發(fā)表于 07-17 11:10 ?1298次閱讀

    為什么二進(jìn)制移相鍵控信號(hào)會(huì)出現(xiàn)倒π現(xiàn)象?

    倒π現(xiàn)象是指在二進(jìn)制移相鍵控(BPSK)信號(hào)的解調(diào)過程中,由于相位跳變導(dǎo)致的180°相位翻轉(zhuǎn),使得接收到的信號(hào)與原始信號(hào)出現(xiàn)相反的比特表示。
    的頭像 發(fā)表于 05-21 18:28 ?4092次閱讀

    基于液壓控制的密煉機(jī)料斗翻轉(zhuǎn)特性影響因素研究

    傳統(tǒng)密煉機(jī)料斗翻轉(zhuǎn)力由蝸輪蝸桿提供,機(jī)器在密閉空間內(nèi)長時(shí)間工作,極易產(chǎn)生粉塵污染,導(dǎo)致電機(jī)負(fù)載增大進(jìn)而嚴(yán)重?zé)龤щ姍C(jī)或出現(xiàn)限位開關(guān)失靈現(xiàn)象,影響橡膠熔煉安全、成本和進(jìn)度。
    的頭像 發(fā)表于 04-09 15:33 ?401次閱讀
    基于液壓控制的密煉機(jī)料斗<b class='flag-5'>翻轉(zhuǎn)</b>特性影響因素研究

    如果處理器的輸入時(shí)鐘頻率超出了手冊限定的范圍,會(huì)導(dǎo)致什么樣的結(jié)果?

    如果處理器的輸入時(shí)鐘頻率超出了手冊限定的范圍,會(huì)導(dǎo)致什么樣的結(jié)果?
    發(fā)表于 03-25 07:31

    STM32H750 FDCAN發(fā)送異常的原因?

    出現(xiàn)了,所以再去查之前的版本是否哪些代碼導(dǎo)致了這個(gè)異常。 最后排查出來,原因是時(shí)鐘的配置問題,由于其他部分需要,我的APB1時(shí)鐘配置成了15MHz,而FDCAN1的
    發(fā)表于 03-21 07:30

    請問STM32H743ZIT6使用GPIO輸出翻轉(zhuǎn)電平如何達(dá)到4Mhz?

    由于設(shè)計(jì)原因,所在引腳無法復(fù)用定時(shí)器PWM功能,只能用定時(shí)器在定時(shí)中斷手動(dòng)翻轉(zhuǎn)引腳電平,但需要輸出4MHz以上的時(shí)鐘信號(hào)給其他芯片使用。聽說GPIO能翻轉(zhuǎn)50MHz,但實(shí)際1Mhz都不
    發(fā)表于 03-15 06:02

    求助,關(guān)于STM32F103翻轉(zhuǎn)使用的疑問求解

    通用定時(shí)器輸出比較TIM2,F(xiàn)103.根據(jù)參考手冊輸出比較是CNT與CRR比較。CNT=CRR翻轉(zhuǎn)。程序設(shè)置:定時(shí)器時(shí)鐘72M,預(yù)分頻系數(shù)71,ARR=999.CRR為499.實(shí)際仿真波形和示波器輸出波形1ms翻轉(zhuǎn)一次。為什么不
    發(fā)表于 03-11 07:47

    電遷移導(dǎo)致半導(dǎo)體失效的機(jī)理探討

    SRAM工藝的處理器是通過CMOS內(nèi)部管道切換的方式工作,其產(chǎn)品處理速度較高,被眾多用戶接受。但是,CMOS工藝有一個(gè)致命缺陷,由于工藝原因,伴隨CMOS工藝制成芯片產(chǎn)生米勒效應(yīng)極其容易受到外界干擾,產(chǎn)生
    發(fā)表于 02-29 10:42 ?729次閱讀
    電遷移<b class='flag-5'>導(dǎo)致</b>半導(dǎo)體失效的機(jī)理探討