ATE（Automatic Test Equipment）測試機在半導(dǎo)體領(lǐng)域是指檢驗IC（集成電路）功能完整性的設(shè)備，隨著工藝制程逐漸精進，單位芯片面積內(nèi)容納的晶體管數(shù)量也與日俱增，芯片復(fù)雜度及集成度指數(shù)級增長，芯片測試在設(shè)計、開發(fā)、制造和封裝環(huán)節(jié)的重要性更加凸顯，尤其是在芯片設(shè)計和開發(fā)階段，高可靠性測試能夠極大地規(guī)避流片失敗對企業(yè)人力和物力造成的巨大創(chuàng)傷。

作為全球著名的ATE測試機供應(yīng)商，泰瑞達（Teradyne）的半導(dǎo)體測試產(chǎn)品專用于滿足獨立集成電路、片上系統(tǒng)和系統(tǒng)級封裝設(shè)備開發(fā)人員和制造商的需求，領(lǐng)域涉及汽車、工業(yè)、通信、消費者、智能手機、計算機和電子游戲應(yīng)用等。

近日，電子發(fā)燒友記者和泰瑞達中國區(qū)銷售副總經(jīng)理黃飛鴻圍繞泰瑞達Ultra FLEX plus SoC 設(shè)備測試平臺以及ATE測試機后續(xù)發(fā)展趨勢進行了深入交流，在摩爾定律持續(xù)精進的情況下，ATE測試機又會迎來哪些顯著的變化。

根據(jù)SEMI發(fā)布的統(tǒng)計數(shù)據(jù)，2020年全球半導(dǎo)體設(shè)備市場規(guī)模達711.9億美元，同比增長19.15%。其中，半導(dǎo)體測試設(shè)備市場規(guī)模達60.1億美元，同比增長19.72%。按照SEMI的預(yù)測數(shù)據(jù)，2022年全球半導(dǎo)體測試設(shè)備市場規(guī)模預(yù)計將超過80億美元。從2020年的統(tǒng)計情況來看，在測試機、分選機和探針臺三類測試設(shè)備中，測試機仍占據(jù)較大份額，占比達到63.1%。

黃飛鴻表示，“2020年之后芯片代工制程已經(jīng)進入5nm，未來將持續(xù)進入3nm、2nm，給ATE測試機帶來很大的挑戰(zhàn)，芯片內(nèi)晶體管數(shù)量的增長速度超過本身可測試設(shè)計的技術(shù)。同時，芯片的生命周期越來越短，消費類芯片的迭代周期已經(jīng)縮短至1年，甚至是AI芯片和AP高復(fù)雜度芯片也開始逐年迭代。這些都是復(fù)雜性因素，因此我們將這個時代定義為復(fù)雜性時代。”

復(fù)雜性時代第一個顯著變化是測試時間的增長，根據(jù)黃飛鴻的描述，如下圖2所示，藍色線條是大數(shù)字芯片，能夠看出當(dāng)前的測試時間相較于2015年已經(jīng)增長了2.5倍，后續(xù)可能達到3倍以上的測試時間。

而從圖3能夠看出，以前在模擬和射頻芯片里面，測試時間所占比重很大的是模擬測試，而現(xiàn)在隨著工藝越來越先進，Trim測試這項額外多出來的測試所占的時間比重越來越高。

復(fù)雜性時代第二個顯著的挑戰(zhàn)是每顆芯片的裸片尺寸是不斷增加的，與之相對應(yīng)的裸片失效的概率也在增加，導(dǎo)致每一片晶圓第一次量產(chǎn)的良率都不高，部分芯片的初次良率已經(jīng)跌破10%。因此，隨著晶體管數(shù)量的增加，滿足最低質(zhì)量標準所需的故障覆蓋率也成為了一個巨大的挑戰(zhàn)。與此同時，各行業(yè)對芯片的要求卻越來越高。

黃飛鴻特別強調(diào)，復(fù)雜性時代對測試機的要求是，測試一定要測的準，為管理測試成本，面對測試時間增加，測試單元必須更效率。

為了幫助AI 和 5G 網(wǎng)絡(luò)等行業(yè)提升測試效率，泰瑞達基于UltraFLEX和IG-XL平臺方案的成功經(jīng)驗推出了UltraFLEX plus。根據(jù)黃飛鴻的介紹，目前UltraFLEX在全球已經(jīng)有接近6000套的裝機量，而IG-XL平臺方案在截止到2020年Q3的統(tǒng)計數(shù)據(jù)顯示已經(jīng)裝機接近1.4萬套，泰瑞達培養(yǎng)了超過1萬名IG-XL程序開發(fā)人員，該代碼庫已部署在全球超過 92% 的 IC 制造商中，過去6年之中，每年全球芯片行業(yè)評比中，IG-XL連續(xù)六年被評為使用率NO.1的軟件?；诮y(tǒng)一的軟件平臺，UltraFLEX plus能夠與UltraFLEX無縫兼容，可以極大地提升測試工程師的測試效率。

在談到產(chǎn)品優(yōu)勢時黃飛鴻講到，UltraFLEX plus能夠?qū)C量產(chǎn)所需的測試單元數(shù)量減少了 15%-50%，進而提高生產(chǎn)效率。對于設(shè)計公司而言，意味著更短的時間內(nèi)能夠測出更多的芯片；對于下游工廠來說，可能只需要買一臺設(shè)備產(chǎn)出率便等同于原來1.5臺設(shè)備。

能夠做到如此顯著的測試效率提升主要源自UltraFLEX plus上的三大創(chuàng)新。

首先，UltraFLEX plus引入了創(chuàng)新的PACE運行架構(gòu)，以最小的工程量創(chuàng)造出最高的測試單元產(chǎn)能，如下圖5所示，PACE是并發(fā)先進指令集架構(gòu)，每個板卡上面都有自己的CPU可以獨立運算，得益于分布式多控制器 (DMC) 計算架構(gòu)，以及板卡硬件數(shù)據(jù)帶寬的提高，使得測試效率顯著提升。

其次，UltraFLEX Plus有Q6到Q12到Q24三種不同的機臺配置，并采用全新一代數(shù)字板卡，包括下一代數(shù)字板卡UltraPin2200，新一代用于核心電源供電的板卡UVS64，高密度、高靈活性的通用電源板卡UVS256-HP以及下一代高密度模擬板卡UltraPAC300等。其中，Q24最多可以容納12288個數(shù)字通道，滿足市面上幾乎所有的需求，更大的測試頭能夠打造更多測試工位，且可以降低測試臺的PCB層數(shù)，明顯改善電源完整性或者信號完整性等關(guān)鍵性能，擁有更好的測試經(jīng)濟性和測試效率。

第三，UltraFLEX Plus上面的Broadside應(yīng)用接口簡化了DIB路由，并改善工位間結(jié)果一致性，從而加快上市時間。與傳統(tǒng)的ATE相比，Broadside DIB結(jié)構(gòu)，將板卡較原先結(jié)構(gòu)旋轉(zhuǎn)了90度，因此板卡的資源，能夠向芯片區(qū)域并行傳送。這意味著每個工位，都能夠獲得與之匹配的信號傳輸路徑。通過簡化原本復(fù)雜的 DIB布局，實現(xiàn)更快的上市時間、更多的工位數(shù)和更高的PCB良率。

面向未來，黃飛鴻表示，今年4nm已經(jīng)逐漸開始放量，未來馬上會引來3nm和2nm，對測試設(shè)備提出的要求有兩項：其一，更高的數(shù)據(jù)率下面如何保證采樣的精度；其二，單芯片集成的晶體管密度指數(shù)級增長，掃描量可能超過1G，對單通道下面能存儲的向量深度提出了更高要求。UltraFLEX plus的掃描量深度最大可以容納19.2G，目前來看能夠滿足3nm和2nm需求。